5620
BGA/25+
原廠渠道商，可支持60天賬期及180天承兌
EP2C35F484C8
913
1975/20+
專注軍工軍航事業(yè)，進口原裝
EP2C35F484C8N
2865
BGA/1608+
特價特價全新原裝現貨
EP2C35F484C8N
2000
BGA/21+
主營航天級，工業(yè)級,阿爾特拉品牌專營
EP2C35F484C8N
21
BGA/12+
全新原裝現貨
EP2C35F484C8N
6000
BGA/24+
原裝現貨，量大可發(fā)貨
EP2C35F484C8N
1
BGA/17+
xilinx嵌入式分銷商
EP2C35F484C8
5000
-/23+
的XILINXALTERA分銷商原裝長期供貨
EP2C35F484C8N
1436
BGA/24+
有貨,優(yōu)勢渠道商 可回收 支持BOM配單 20年專注
EP2C35F484C8N
5800
-/2024+
全新原裝，現貨熱賣
EP2C35F484C8
9050
TSSOP/23+
只做原裝,專注海外現貨訂購20年
EP2C35F484C8
43335
BGA/25+
原裝認證有意請來電或QQ洽談
EP2C35F484C8
105000
BGA/23+
原廠渠道，現貨配單
EP2C35F484C8
2200
BGA/22+
原裝現貨，假一罰十
EP2C35F484C8
20000
BGA484/2022+
官網可查icscjh.com
EP2C35F484C8
1618
BGA/17+
原裝進口現貨，假一罰十。
EP2C35F484C8
16500
-/25+23+
原裝正規(guī)渠道優(yōu)勢商全新進口深圳現貨原盒原包
EP2C35F484C8
6672
484FBGA/NEW
專注原裝價格優(yōu)量大可定歡迎惠顧(長期高價回收全新
EP2C35F484C8
7300
484FBGA23x23/2026+
行業(yè)十年，價格超越代理， 支持權威機構檢測
EP2C35F484C8
5000
484FBGA/22+
專注配單，只做原裝現貨
EP2C35F484C8N
IC FPGA 322 I/O 3484FBGA
EP2C35F484C8NPDF下載
EP2C35F484C8N
FPGA, CYCLONE II, 35K LE, 484FBGA; N...
Altera
EP2C35F484C8NPDF下載
采用cetc公司推出的聲表濾波器lbl40ds13。其中心頻率為140mhz，3db抑制帶寬為16.9mhz，40db抑制帶寬為21.2mhz，插損典型值為9db，濾波器傳輸時延為1.02微秒。 a／d轉換器采用ad公司的ad6644，它的最高采樣率可達65msps，分辨率為14位。在本系統中，它直接對中心頻率140mhz、"整體帶寬"15mhz的中頻信號進行帶通采樣，采樣時鐘取61mhz，采樣后的信號中頻為18mhz，信號速率為61msps。 fpga采用altera公司的ep2c35f484c8，它內部含有33 216個邏輯單元，用戶最大可定義的i／o管腳為322個。在本系統中，fpga主要對a／d采樣后的14位低中頻信號進行濾波處理，然后輸出16位數字信號給d／a轉換器。 單片機采用atmel公司推出的at89c51ed2系列，在本系統中用來配置dac5687和fpga。 d／a轉換器采用美國ti公司推出的帶有上變頻功能的dac5687，其主要作用是對信號進行上變頻和d／a轉換。 2 dac5687的具體應用 2.1 工作模式 根據dac5687內部
平穩(wěn)下來。 （3）系統平穩(wěn)下來后，再增加kp使系統微微振蕩起來，然后再減小kd使系統平穩(wěn)下來。如此反復下去，直到kp和kd都不能變化時為止。 （4）把kp的值適當減小一點，加入積分控制環(huán)節(jié)，慢慢增加ki的值，直到穩(wěn)態(tài)誤差在可接受的范圍內。 （5）為了使系統更可靠和穩(wěn)定，保證魯棒性。最后還要把kp、kd、ki的值都適當減小，再根據經驗做一些相應的調整。 3 系統仿真分析 3.1 仿真結果 本設計使用vhdl語言進行設計，以quartus軟件為設計平臺，用cycloneii ep2c35f484c8 器件完成設計。 vhdl主要用于描述數字系統的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外，vhdl的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。vhdl的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統）分成外部（或稱可視部分，及端口）和內部（或稱不可視部分），既涉及實體的內部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內部開發(fā)完成后，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是vhdl系
量化；運用modelsim進行仿真；用quartusⅱ進行綜合。 根據verilog編程，modelsim仿真如圖1所示。 輸入的矩陣是[140，-1，-6，7，-19，-39，7，-92，22，17，8，31，-27，-32，-59，-21]，最后量化的結果為[17，0，-1，0，-1，-2，0，-5，3，1，1，2，-2，-1，-5，-1]。由此可知，這與iain e.g.richardson給出的結果相符合。所用的開發(fā)板是紅色颶風第三代開發(fā)板，fpga芯片是altra ep2c35f484c8。從綜合后的報告可以看出，消耗的資源不到1％，如圖2所示。綜合后的rtl圖如圖3所示。 4結 語 介紹了h.264的量化算法，并用modelsim進行了仿真，結果與理論完全一致。分析了在fpga開發(fā)板上的資源的消耗。由此可知，完全可以用fpga實現h.264的量化。 來源:xinxin
聯系人：
聯系方式：
