維庫電子市場網(wǎng)-十六年專注打造電子元器件采購網(wǎng)

西門子雷達液位計在復(fù)雜工況中的測量試驗
礙物下面的液位進行測量。對于這樣復(fù)雜結(jié)構(gòu)的過程罐，即使是最有經(jīng)驗的工程師都不會有充足的信心。所以，這次實驗，無論是客戶還是作為西門子來說，都沒有一定成功的把握。分析了客戶的實際情況后，發(fā)現(xiàn)安裝位置的選擇非常重要，最后選擇的位置是在近圓心的位置，離圓心 58~60cm 的人孔，之所以不選擇中心位置，主要是為了避開中間的加熱橫管形成的固定干擾影響。在人孔上臨時安裝了 lr400 后，上電，在稍稍旋轉(zhuǎn)了一個角度后，令人驚奇的發(fā)現(xiàn)，lr400 能測量到自雷達液位計以下約 6.8m 的目標(biāo)，用投尺從安裝位置測量罐的高度，測得 7.7m，也就是說lr400 已經(jīng)“突破”兩根橫管和第一層的圓形加熱盤管的影響，測量到了最底部的盤管。在稍后的注水過程中，lr400 在全過程中的表現(xiàn)依然穩(wěn)定且準(zhǔn)確。用 pdm 全程記錄了 lr400 整個實驗過程中的回波圖形發(fā)現(xiàn)，水位的回波信號非常強，能夠從回波圖形中看到加熱盤管的干擾存在，但基本上對水位的回波信號的影響不大。整個實驗過后，客戶非常滿意 lr400 的表現(xiàn)，也對 lr400 產(chǎn)生了很大的興趣。雖然，由于種種原因無法進一
一種減少全橋變換器環(huán)流損耗的策略
在c5中的能量繼續(xù)傳給負(fù)載。使得vrect=vc5副邊高電壓時間大于原邊，如圖3所示。其中dlt為傳導(dǎo)損失時間；dbt為次級提升時間；ts為開關(guān)周期。因為dbt>dlt，所以副邊電壓占空比大于原邊。采用新拓?fù)潆娐分谱髁艘慌_功率為1.2kw，頻率為100khz的實驗樣機。電路的主要參數(shù)為：輸入直流電壓200v；輸出直流電壓48v；輸出最大電流25a；主開關(guān)管igbt (g4pc50fd)；嵌位開關(guān)管mosfet(irf44)；變壓器原邊與副邊之比為20：7；變壓器的漏感2.4m；嵌位電容6.8m；輸出濾波電容470m；輸出濾波電感39.2m；整流二極管為bqy28。該樣機的最大效率可達到94.2%。結(jié)語本文提出了一種新穎的副邊帶有有源嵌位電路的zvzcs-fb-pwm變換器，有效地解決了zvs-fb-pwm變換器存在的環(huán)流問題，提高了電路的效率，增加了變換器的占空比，并且可以使電路的功率大于10kw。本拓?fù)湟泊嬖谝恍┤秉c，如嵌位電路的開關(guān)管工作在硬關(guān)斷狀態(tài)，這有待于進一步地研究和改進?！?參考文獻1 張占松, 蔡宣三. 開關(guān)電源的原理與設(shè)計. 北京：電子工業(yè)出版社, 20012

Vishay推出非對稱雙通道TrenchFET功率MOSFET
本和空間，包括兩個分立mosfet之間的pcb間隙和標(biāo)注面積。此外，在更低電流和更低電壓應(yīng)用中替換so-8器件還可以提高效率。一片powerpak 1212-8或so-8的導(dǎo)通電阻可以分別低至5m或4m。然而，siz710dt的低邊channel 2 mosfet利用了非對稱結(jié)構(gòu)在優(yōu)化空間上的效果，在10v和4.5v下的導(dǎo)通電阻低至3.3m和4.3m，在+25℃和+70℃下的最大電流為30a和24a。另外，高邊channel 1 mosfet的導(dǎo)通電阻也有改善，在10v和4.5v下分別為6.8m和9.0m。由于兩個mosfet已經(jīng)在powerpair封裝內(nèi)部連接，布線變得更加簡單，同時也減小了pcb印制的寄生電感，提高了效率。此外，siz710dt的引腳進行了精心布置，輸入引腳排在一側(cè)，輸出引腳排在另一側(cè)。器件通過rg和uis的所有測試，符合rohs指令2002/95/ec，并滿足iec 61249-2-21的無鹵素規(guī)定。器件規(guī)格表：通道vdsvgsrds(on) @ 10 vrds(on) @ 4.5 vqg (typ)id @ ta = 25 °ci
嵌入式Linux工程師稱：能讓低功耗電腦在2.97秒內(nèi)啟動
。這個“冬眠驅(qū)動”可以將ram的快照信息寫入到閃存里形成鏡像，而不是寫到硬盤里，據(jù)悉它能夠保存50%的ram信息。warp 2 可以保存多重系統(tǒng)的ram快照，以給重啟提供干凈的啟動環(huán)境，或者啟動時直接讀取之前保存的ram 鏡像，這樣就能加快啟動速度。他們的測試環(huán)境是使用arm cpu，運行warp 2的系統(tǒng)，當(dāng)然warp 2里包含linux，x顯示子系統(tǒng)，窗口管理器twm，3個 xterm命令行工具。它啟動的是一個18.3mb的ram鏡像，花費了2.97秒。而在同樣的環(huán)境下，啟動6.8m的ram 鏡像需要3.17秒。歡迎轉(zhuǎn)載，信息來自維庫電子市場網(wǎng)（www.hbjingang.com）
同臺競技FPGA廠商搶灘市場
格的fpga產(chǎn)品。對于許多高速設(shè)計來說，serdes則是核心所在。ecp3fpga系列擁有符合xaui抖動標(biāo)準(zhǔn)的多協(xié)議3.2gserdes、ddr3存儲器接口、dsp功能、高密度的片上存儲器，以及149k的lut。 ecp3fpga系列有5個成員，都能提供符合標(biāo)準(zhǔn)的多協(xié)議3gserdes，并且在保證低成本的同時還集成了ddr3存儲器接口、高性能級聯(lián)dspslice，這對于高性能射頻、基帶和圖像信號處理等應(yīng)用大有裨益。此外，ecp3還能處理1gbps速率的輸入和輸出信號，以及帶有6.8m位的嵌入式存儲器。邏輯密度的范圍從17klut到149klut，用戶i/o數(shù)目586個?！癳cp3主要定位于包括一些主流應(yīng)用及對成本敏感的市場應(yīng)用，如企業(yè)網(wǎng)絡(luò)，存儲，視頻，無線基站以及有線城域接入設(shè)備等?！眗iley表示。 “實際上，lattice已經(jīng)在驅(qū)動中端fpga市場的成長。并且，中端fpga也已經(jīng)在大量新興應(yīng)用中使用?！眑attice大中國區(qū)總經(jīng)理梁成志表示，“高端fpga雖然仍有成長空間，但對于大部分應(yīng)用來說，這已經(jīng)是過去時。他們的價格過于昂貴，并且還消耗了大量的功耗。