基于FPGA器件實現有限沖激響應濾波器的方案設計

一個模擬集成運算放大器可實現一個二階濾波器，高階濾波器可由二階濾波器串聯而成。然而，無源元器件實現濾波器的誤差值為1．5％或更高，這需要提高元器件的性能。濾波器的典型的調試方法是不斷的更換元器件值。而且...

分類：元器件應用 時間：2020-11-24 閱讀：429 關鍵詞：基于FPGA器件實現有限沖激響應濾波器的方案設計FPGA器件

基于Fusion系列FPGA器件實現水溫測控系統(tǒng)的設計

在遙測、遙控領域中，常常使用工業(yè)PC機與單片機組成的多機系統(tǒng)完成測控任務。PC機因其豐富的軟硬件資源和友好的人機界面而被用作上位機，而單片機則因其優(yōu)越的性價比和靈活的功能配置而被用作下位機。上位機和下位機...

分類：電子測量 時間：2020-10-21 閱讀：412 關鍵詞：基于Fusion系列FPGA器件實現水溫測控系統(tǒng)的設計FPGA器件

FPGA器件在物聯網應用程序中發(fā)展

隨著物聯網應用程序的采用勢頭越來越大，嵌入式開發(fā)社區(qū)面臨的壓力也越來越大，以便兼顧每種設計的可用計算資源，延遲，成本和大小。由于其實時性，對云連接的關注也被視為一些發(fā)展的挑戰(zhàn)，導致混合“霧”計算方法。...

分類：物聯網技術 時間：2019-03-15 閱讀：2238 關鍵詞：FPGA器件在物聯網應用程序中發(fā)展物聯網

基于DSP技與+FPGA器件實現數據采集設備的小型化

引言 數據采集設備是測試系統(tǒng)中不可缺少的一部分，數據采集需要針對不同類型的需求，需要有高速A/D、低速A/D、數字多用表等功能，傳統(tǒng)數據采集設備是用一種儀器進行一類測試，通過多種儀器組合實現一組完整測試，這...

分類：單片機與DSP 時間：2019-01-11 閱讀：162 關鍵詞：基于DSP技與+FPGA器件實現數據采集設備的小型化DSP,FPGA器件

美高森美新推安全特性業(yè)界提供最安全的FPGA器件

全球領先的功率、安全性、可靠性和性能差異化之半導體解決方案供應商美高森美公司（MicrosemiCorporation）宣布提供新型超安SmartFusion2®SoCFPGA和IGLOO2®FPGA器件，它們在器件、設計和系統(tǒng)層次

分類：其它 時間：2014-10-17 閱讀：1664 關鍵詞：美高森美新推安全特性業(yè)界提供最安全的FPGA器件美高森美FPGA IGLOO2

Actel推出世界智能型混合信號FPGA器件

愛特公司(ActelCorporation)宣布推出世界首個智能型混合信號FPGA器件SmartFusion，該產品現正投入批量生產。SmartFusion器件帶有Actel經過驗證的FPGA架構，該架構包括基于ARMCortex-M3硬核處理器的

分類：EDA/PLD/PLC 時間：2010-03-05 閱讀：3547 關鍵詞：Actel推出世界首個智能型混合信號FPGA器件FPGA

CPLD/FPGA器件的配置方法

CPLD和FPGA都支持邊界掃描（JTAG）模式，JTAG端口用于邊界掃描測試、器件配置、應用診斷等，符合IEEE 1532/IEEE 1149，1規(guī)范。每個CPLD/FPGA器件都有專用的JTAG端口，JTAG端口有4個引腳，具體描述見表1?！　⊥ㄟ^JTA...

分類：EDA/PLD/PLC 時間：2008-12-08 閱讀：3789 關鍵詞：CPLD/FPGA器件的配置方法1149CPLDFPGA

CPLD/FPGA器件的開發(fā)過程

實現PLD器件功能最關鍵的技術是計算機輔助設計（CAD）。CAD技術和設計軟件及開發(fā)環(huán)境對于 CPLD/FPGA的設計至關重要，尤其是FPGA器件更依賴于開發(fā)軟件，CPLD/FPGA器件廠商都推出了自己的集成 開發(fā)環(huán)境（IDE），Xilinx...

分類：EDA/PLD/PLC 時間：2008-12-08 閱讀：2574 關鍵詞：CPLD/FPGA器件的開發(fā)過程CPLDFPGA

低功耗FPGA器件簡化了航天系統(tǒng)的設計

低功耗、可重編程的RT ProASIC3器件簡化了航天系統(tǒng)的設計　　為了繼續(xù)提供滿足航天設計人員需求的創(chuàng)新硅解決方案，Actel宣布推出業(yè)界面向太空飛行應用以Flash為基礎，耐輻射的FPGA器件。全新的低功耗RT ProASIC?3器...

分類：通信與網絡 時間：2008-09-25 閱讀：1704 關鍵詞：低功耗FPGA器件簡化了航天系統(tǒng)的設計FPGA

Xilinx FPGA器件的去耦網絡設計范例

在設計XilinxFPGA器件去耦網絡時，首先需要用ISE1O的設計工具規(guī)劃器件的每個輸入／輸出塊(Bank)的SSO(SimultaneouslySwitchingOutput，同步轉換輸出)個數，因為SSO是造成地線反彈和交調干擾的根源，每個B

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：2526 關鍵詞：Xilinx FPGA器件的去耦網絡設計范例FPGA器件去耦網絡

配置FPGA器件時的常見問題

在配置FPGA器件時的常見問題及其解決方法?！　?1)當模式改變后，同時需要修改產生位流文件中的配置時鐘的屬性為CCLK或JTAGClock，否則無法配置?！　?2)DONE狀態(tài)腳始終為低解決方法：檢查該引腳的負載是否太重，選...

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：2789 關鍵詞：配置FPGA器件時的常見問題FPGA器件

FPGA器件配置流程

Xilinx的FPGA器件配置流程共有4個階段，每個階段分別執(zhí)行不同的命令和操作。這4個階段分別為配置存儲器清除、初始化、裝入配置數據和啟動器件，下面以Spartan-3的加載為例說明這個過程?！　?1)配置存儲器清除階段(...

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：2060 關鍵詞：FPGA器件配置流程FPGA器件

FPGA器件配置模式

只有成功配置可編程邏輯器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3種模式，分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，...

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：3354 關鍵詞：FPGA器件配置模式XC17FPGA器件