寄生雙極型晶體管閂鎖效應(yīng)的影響
出處:spwp 發(fā)布于:2008-12-02 10:49:35
閂鎖效應(yīng)(Latch-Up Effect)。在N阱與P阱接觸的地方存在著發(fā)生閂鎖效應(yīng)的危險。如圖1中所示,存在于MOS晶體管結(jié)構(gòu)中的兩個寄生雙極晶體管各自的基極分別與對方的集電極相連,形成了四層的晶閘管的結(jié)構(gòu)。當其中一個晶體管的基-射結(jié)電壓超過約0.6V時,晶問管將開啟,從而導(dǎo)致yDD與yss短路,電路將失去功能。器件甚至可能被大電流所產(chǎn)生的熱量所損壞。由于外延層摻雜濃度的減小,PNP晶體管基區(qū)Gummel值變小,相應(yīng)的提高了PNP晶體管的電流增益。同時NPN晶體管的集電極的串聯(lián)電阻Rev也會隨著外延雜質(zhì)濃度的降低而增加,這兩個方面的變化都會使得CMOS電路對閂鎖效應(yīng)的免疫力下降。

圖1 寄生雙極型晶體管閂鎖效應(yīng)的影響
因此我們需要在版圖設(shè)計中采取特殊措施,以防止閂鎖效應(yīng)的發(fā)生。這些措施有:別位于兩個相接觸但不同類型阱中的N+與P+注入?yún)^(qū)間的距離應(yīng)該足夠大,以降低寄生晶體管的電流增益;②在N阱中寄生PNP晶體管的P+發(fā)射極周圍加上N+保護環(huán),或者在P阱中寄生NPN晶體管N+發(fā)射極的四周加上P+保護環(huán),都可以將寄生晶閘管的開啟電流提高[3.52];③在阱周圍加保護環(huán)以破壞四層晶閘管的結(jié)構(gòu)。
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.hbjingang.com)
上一篇:集成橫向PIN光電二極管
版權(quán)與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- LED照明技術(shù)特性與選型運維指南2026/1/5 10:26:27
- 工業(yè)觸摸屏選型與現(xiàn)場應(yīng)用技術(shù)指南2025/12/22 11:44:57
- 顯示器色深 6Bit、8Bit、10Bit 與 6 抖 8、8 抖 10、FRC2025/8/28 15:29:32
- Micro-LED技術(shù)解析2025/8/26 17:21:56
- LED顯示屏標清、高清、超清、1080P與4K的解析2025/8/8 17:05:00
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









