理解及較為準(zhǔn)確預(yù)測(cè)晶圓電測(cè)良品率的能力是對(duì)一個(gè)贏利且可靠的芯片供應(yīng)商的基本要求。多年來(lái)，許多把工藝制程、缺陷密度和芯片尺寸參數(shù)與晶圓電測(cè)良品率聯(lián)系起來(lái)的模型被開發(fā)出來(lái)。圖6.12給出了四種良品率模型的公式。每一個(gè)將不同的參數(shù)和晶圓電測(cè)良品率聯(lián)系起來(lái)。隨著芯片模尺寸的增大，工藝制程步驟的增加，以及特征工藝尺寸的減小，芯片對(duì)較小缺陷的敏感性增加了并且更多的背景缺陷變成了致命缺陷。

a.指數(shù)函數(shù)
b.Seeds
c.Murphy
d.負(fù)二項(xiàng)式

Y=合格芯片模數(shù)與總芯片模數(shù)的比例
A=芯片模面積
D=缺陷密度
n=光刻步驟數(shù)
r=晶圓半徑
*=群數(shù)因子(通常=2)

圖6.12 晶圓電測(cè)良品率模型

指數(shù)函數(shù)模型。指數(shù)關(guān)系（圖6.12a）是簡(jiǎn)單也是早被研究出來(lái)的良品率模型之一。5它適用于包含多于300個(gè)芯片模的晶圓并且是低密度的中度集成電路。這個(gè)模型沒有象SEEDS 模型一樣考慮邊緣芯片模的因素。指數(shù)模型是一個(gè)有價(jià)值的學(xué)習(xí)工具，它清楚地給出了芯片模面積，缺陷密度，和晶圓電測(cè)良品率之間的主要關(guān)系。記住e常數(shù)的值為2.718對(duì)理解這個(gè)數(shù)學(xué)是有幫助的。從這個(gè)指數(shù)模型看出，任何芯片模面積或缺陷密度的增加將使等式右邊的分母增加，從而導(dǎo)致晶圓電測(cè)良品率下降。

SEEDS 模型。SEEDS 模型為晶圓電測(cè)良品率的預(yù)測(cè)引入了兩個(gè)附加的參數(shù)，工藝制程步驟數(shù)（n）和晶圓半徑與芯片模尺寸關(guān)系r（r和a）。在大多數(shù)良品率模型中，工藝制程步驟數(shù)（n）實(shí)際上使用光刻制程步驟數(shù)。經(jīng)驗(yàn)指出光刻制程帶來(lái)的缺陷點(diǎn)多，因此直接對(duì)電測(cè)良品率造成影響。

MURPHY 模型。MURPHY模型可能是應(yīng)用廣泛的良品率模型（見圖6.12c和圖6.13）。盡管沒有考慮到工藝制程步驟數(shù)的影響，對(duì)大規(guī)模，特大規(guī)模，及超大規(guī)模等級(jí)的集成電路，它仍然是一個(gè)很好的良品率預(yù)測(cè)工具。

%良品率 缺陷/平方英寸

芯片模面積X103 英寸
圖6.13 MURPHY良品率模型，芯片模良品率與芯片模尺寸缺陷密度的函數(shù)關(guān)系

負(fù)二項(xiàng)式模型。SIA 國(guó)家半導(dǎo)體技術(shù)路線圖已經(jīng)在使用負(fù)二項(xiàng)式模式。

Y=（1+AD/*）-*

這個(gè)模型引入了一個(gè)群數(shù)因子（*）。它和芯片上的缺陷群相關(guān)。它隨著工藝制程數(shù)量的增加而增加，相當(dāng)于建立了一個(gè)工藝復(fù)雜程度因子。不同的工藝有不同的值，但是在NTRS的預(yù)測(cè)中使用的值為2。6
沒有任何兩個(gè)復(fù)雜電路在設(shè)計(jì)和工藝上是可比的。不同公司使用不同的工藝制程，基本的背景缺陷密度也不一樣。這些因素使的開發(fā)一套通用的良品率模型非常困難。大多數(shù)的半導(dǎo)體公司擁有自己特有的良品率模型，這些模型反映了它們各自的生產(chǎn)工藝和產(chǎn)品設(shè)計(jì)。但這些模型都是和缺陷直接相關(guān)的。因?yàn)樗鼈兌技俣ㄋ芯A生產(chǎn)工藝是受控的，并且缺陷水平是所用工藝固有的。這里面不包含重大的工藝問(wèn)題，例如工藝氣體罐的污染。
在所有模型中使用的缺陷密度并不是通過(guò)對(duì)晶圓表面進(jìn)行光學(xué)檢查所得到的缺陷密度。良品率模型中的缺陷密度包含了所有情況；它包含了污染，表面及晶體缺陷。進(jìn)一步，它只是估計(jì)能損壞芯片模的缺陷：“致命缺陷”。落在芯片非重要區(qū)域的缺陷不在模型的考慮范圍內(nèi)，在同一敏感區(qū)的兩個(gè)或兩個(gè)以上的缺陷不被重復(fù)計(jì)算。
另外一個(gè)需要了解的重要方面是，良品率模型得出的良品率是基于工藝制程基本受控的前提。實(shí)際上不同晶圓的電測(cè)良品率會(huì)有變化，因?yàn)榫A生產(chǎn)工藝存在著正常的工藝制程變異。圖6.14是一個(gè)典型的晶圓電測(cè)良品率的圖表。其中晶圓13的電測(cè)良品率遠(yuǎn)低于正常范圍。對(duì)于這種情況，工藝工程師會(huì)尋找某些災(zāi)難性的工藝制程失誤，比如說(shuō)超標(biāo)的層厚或太深或太淺的離子注入層。

電測(cè)良品率 由缺陷密度變化形成的正常良品率范圍
由災(zāi)難性工藝問(wèn)題造成的極低良品率 晶圓#
圖6.14 晶圓電測(cè)良品率圖表

封裝和終測(cè)試良品率

完成晶圓電測(cè)后，晶圓進(jìn)入封裝工藝。在那里它們被切割成單個(gè)芯片模并被封裝進(jìn)保護(hù)性外殼中。這一系列步驟中也包含許多目檢和封裝工藝制程的質(zhì)量檢查。
在封裝工藝完成后，封裝好的芯片模會(huì)經(jīng)過(guò)一系列的物理、環(huán)境和電性測(cè)試，總稱為終測(cè)試（final test）。（工藝、檢測(cè)和終測(cè)試的細(xì)節(jié)在第18章中介紹。）終測(cè)試后，第三個(gè)主要良品率被計(jì)算出來(lái)，即終測(cè)試的合格芯片模數(shù)與晶圓電測(cè)合格芯片模數(shù)的比值。

整體工藝良品率

整體工藝良品率是三個(gè)主要良品率的乘積（圖6.15）。這個(gè)數(shù)字以百分?jǐn)?shù)表示，給出了出貨芯片模數(shù)相對(duì)初投入晶圓上完整芯片模數(shù)的百分比。它是對(duì)整個(gè)工藝流程成功率的綜合評(píng)測(cè)。

整體良品率公式
(晶圓生產(chǎn)廠良品率) (晶圓電測(cè)良品率) (封裝良品率) = 整體良品率

#晶圓出 #合格芯片模 #通過(guò)終測(cè)試的封裝器件
----------------------- X ----------------------- X ------------------------- = 整體良品率
#晶圓投入 #晶圓上的芯片模 #投入封裝線的芯片模

圖6.15 整體良品率公式

整體良品率隨幾個(gè)主要的因素變化。圖6.16列出了典型的工藝良品率和由此計(jì)算出的整體良品率。前兩列是影響單一工藝及整體良品率的主要工藝制程因素。

集成程度 產(chǎn)品成熟度 晶圓生產(chǎn)廠 電測(cè) 封裝廠終測(cè)試 整體良品率
良品率 良品率

超大規(guī)模集成電路 成熟
超大規(guī)模集成電路 中等
超大規(guī)模集成電路 新品
大規(guī)模集成電路 成熟
分立器件 成熟

圖6.16 不同產(chǎn)品的典型良品率

高
良品率 中
低
產(chǎn)品啟動(dòng) 工藝開發(fā) 成熟 下降
時(shí)間

圖6.17 良品率相對(duì)工藝成熟水平的變化

列是特定電路的集成程度。電路集成程度越高，各種良品率的預(yù)期值就越低。更高的集成度意味著特征圖形尺寸的相應(yīng)減小。第二列給出了生產(chǎn)工藝的成熟程度。在產(chǎn)品生產(chǎn)的整個(gè)生命周期內(nèi)，工藝良品率的走勢(shì)幾乎都呈現(xiàn)出S曲線的特性（圖6.17）。開始階段，許多初始階段的問(wèn)題逐漸被解決，良品率上升較緩。接下來(lái)是一個(gè)良品率迅速上升的階段，終良品率會(huì)穩(wěn)定在一定的水平上，它取決于工藝成熟程度，芯片模尺寸，電路集成程度，電路密度，和缺陷密度共同作用。如果產(chǎn)品的產(chǎn)量進(jìn)入下降期，由于設(shè)備的老化和工程力量投入的減少，良品率通常開始下降。
圖6.16中的數(shù)據(jù)顯示，對(duì)于簡(jiǎn)單成熟的產(chǎn)品，整體良品率可能在很低良品率（對(duì)于設(shè)計(jì)很差的新產(chǎn)品可能會(huì)是零）到90%的范圍內(nèi)變化。半導(dǎo)體制造商把它們的良品率水平視為機(jī)密信息，因?yàn)閺墓に嚵计仿手苯泳涂梢缘贸鱿鄳?yīng)的利潤(rùn)和生產(chǎn)管理水平。
從表中數(shù)據(jù)可以看出晶圓電測(cè)良品率是三個(gè)良品率點(diǎn)中的，這就是為什么會(huì)有許多致力提高晶圓電測(cè)良品率的計(jì)劃。有一段時(shí)間晶圓電測(cè)良品率的提升對(duì)生產(chǎn)率的提高產(chǎn)生的影響。更大和更復(fù)雜的芯片模（例如兆位級(jí)的存儲(chǔ)器）的出現(xiàn)使得諸如設(shè)備持有成本（見第15章）等其他因素被加入到提高生產(chǎn)率的范疇。百萬(wàn)級(jí)芯片時(shí)代要求的成功是晶圓電測(cè)良品率需要在85到90%的范圍。7

關(guān)鍵概念和術(shù)語(yǔ)

封裝和終測(cè)試良品率 典型整體良品率
缺陷密度 晶圓生產(chǎn)廠良品率要素
MURPHY良品率公式 晶圓電測(cè)良品率要素
整體良品率要素 晶圓電測(cè)良品率公式
三個(gè)主要良品率點(diǎn)

復(fù)習(xí)問(wèn)題

1. 指出半導(dǎo)體生產(chǎn)工藝中的三個(gè)良品率測(cè)量點(diǎn)。
2. 在三個(gè)良品率點(diǎn)中，通常哪一個(gè)？
3. 指出如果下列情況出現(xiàn)，晶圓電測(cè)良品率是上升還是下降：
a. 改用更大直徑的晶圓
b. 縮小芯片模尺寸
c. 增加工藝制程步驟
d. 減少缺陷密度
e. 增加芯片模密度
4. 假使1000片晶圓被投入工藝流程，其中875片到達(dá)晶圓電測(cè)，那么累積晶圓廠良品率是多少？
5. 一個(gè)工藝流程擁有82%的晶圓生產(chǎn)廠良品率，47%的晶圓電測(cè)良品率，及92%的封裝和終測(cè)試良品率，計(jì)算整體良品率。
6. 你認(rèn)為哪種情況下整體良品率，一個(gè)22步的大規(guī)模集成電路工藝或一個(gè)33步的特大規(guī)模集成電路工藝？