數(shù)字晶體管的測(cè)試原理與測(cè)試方法
出處:drq1997 發(fā)布于:2007-04-29 10:35:24
數(shù)字晶體管的測(cè)試與一般小信號(hào)晶體管相比,有較大的區(qū)別,主要測(cè)輸入截止電壓Vi(off)(7BTON),輸入開啟電壓Vi(on)(8BTON),輸出電壓Vo(on)(9VCESAT),輸入截止電流Ii(10IEB),輸出截止電流Io(off)(11ICES),直流電流增益Gi(12HFE),電阻R1(22R1),電阻R2(23R2)括號(hào)內(nèi)對(duì)應(yīng)附表中計(jì)算機(jī)測(cè)試程序中的相應(yīng)項(xiàng),其中電阻R1與R2因不能直接測(cè)試,要測(cè)試正確比較困難。
下面以DTC114ESA舉例說明測(cè)試原理。
如所示,由于基極與發(fā)射極上并聯(lián)了一只10K電阻,基極上又串聯(lián)一只10K的電阻,測(cè)試時(shí)晶體管eb結(jié)構(gòu)的特性就與小信號(hào)晶體管eb結(jié)的正反向特征有很大區(qū)別,一般晶體管的正向特性曲線如所示,從0.7V左右正向電流隨正向電壓徒直上升,方向特性在6~10V左右開始雪崩擊穿,像一只6~10V的穩(wěn)壓二極管如所示,而數(shù)字晶體管串聯(lián)R1及并聯(lián)R1電阻后,輸入特性曲線如所示,所加正向電壓小于0.7V時(shí),晶體管可當(dāng)作截止?fàn)顟B(tài),eb兩端的電壓除以電流,所得的電阻R為R1與R2之和。當(dāng)所加正向電壓大于0.7V時(shí),晶體管可作為導(dǎo)通,導(dǎo)通時(shí)電阻R2與eb結(jié)正向結(jié)電阻并聯(lián)近似,eb結(jié)兩端測(cè)得的電壓除以電流所得的電阻就是R1,再把R值減去R1值,就是R2的電阻值。
數(shù)字晶體管的反向特性與一般小信號(hào)晶體管的反向特性差別更大,如,由于eb結(jié)上并聯(lián)了一個(gè)電阻R2。在eb結(jié)上一加反向電壓,就有反向電流(如測(cè)輸出特性曲線有嚴(yán)重小電流現(xiàn)象,使用者不要一看到小電流就認(rèn)為是不良品),隨著反向電壓的增加,反向電流逐漸上升,呈現(xiàn)一典型電阻特性,把測(cè)出兩端所加電壓的差值與電流差值相比,就是電阻R(等于R1+R2)的值,當(dāng)反向電壓加到大于晶體管的eb結(jié)反向擊穿電壓時(shí),eb結(jié)雪崩擊穿,eb結(jié)上并聯(lián)的電阻R2被短路,但曲線不是垂直向上,因?yàn)榛鶚O里有串聯(lián)電阻R1,其傾斜部分直線的斜率(電壓差除以電流差)就是電阻R1的值,再把R值減去R1的值就是電阻R2的值。
從理論上分析,用測(cè)正向特性的方法來測(cè)兩個(gè)電阻正確性比較差,因?yàn)榧诱螂妷簳r(shí),晶體管的eb結(jié)并不要到0.7V才導(dǎo)通,加到0.5V電壓就有一點(diǎn)點(diǎn)正向電流出現(xiàn),正向電壓加到0.7V以上正向電流迅速上升時(shí),上升曲線也不完全是一條直線。因?yàn)樗鶞y(cè)得的總電阻R及電阻R1均有誤差,從可看出兩個(gè)電阻線段帶有一點(diǎn)非線性,而用測(cè)反向特性的方法來測(cè)電阻,理論上講正確性好,因?yàn)閑b結(jié)反向擊穿前,eb結(jié)的反向電流基本等于0,相當(dāng)于完全截止,可以正確測(cè)出R,而反向雪崩擊穿后電阻R2被短路,完全導(dǎo)通,能夠正確測(cè)出R1。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 頻譜儀精準(zhǔn) TOI 測(cè)量的設(shè)置優(yōu)化2025/9/5 16:39:30
- SiPM 測(cè)試板偏置電壓源的選擇與考量2025/9/2 15:54:57
- EMC的測(cè)試方法有幾種常見2025/8/28 17:25:45
- FCBAG封裝集成電路在失效分析中常用的檢測(cè)設(shè)備與技術(shù)2025/8/27 17:03:25
- 高端精密裝備精度測(cè)量的核心理論與實(shí)用方法2025/8/27 16:31:27
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號(hào)連接器設(shè)計(jì)要點(diǎn)
- PCB焊盤與過孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)
- 汽車電子常用電子元器件選型指南
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析









