帶有此標(biāo)記的料號(hào):
1. 表示供應(yīng)商具有較高市場(chǎng)知名度,口碑良好,繳納了2萬(wàn)保證金,經(jīng)維庫(kù)認(rèn)證中心嚴(yán)格審查。
2. 供應(yīng)商承諾此料號(hào)是“現(xiàn)貨” ,如果無(wú)貨或數(shù)量嚴(yán)重不足(實(shí)際數(shù)量不到顯示數(shù)量一半),投訴成立獎(jiǎng)勵(lì)您500元。
80
BGA/14+
四雄微原裝價(jià)優(yōu)實(shí)在
2700
BGA/2403+
FPGA現(xiàn)貨增值服務(wù)商,優(yōu)勢(shì)現(xiàn)貨
3000
BGA/2318+
主營(yíng)XILINX全系列FPGA ,歡迎咨詢(xún)
XC2V6000-4BF957C
4252
-/23+
XILINX原廠(chǎng)窗口,華南區(qū)一級(jí)現(xiàn)貨分銷(xiāo)商/軍用指定合
XC2V6000-1BF957C
6800
BGA/2324+
全新原裝,每一片都來(lái)自原廠(chǎng)
XC2V6000-4FF1152C
2010
BGA/09+
只做原裝,專(zhuān)為終端工廠(chǎng)服務(wù)
XC2V6000-5FF1152C
3562
BGA/2021+
原裝現(xiàn)貨
XC2V6000-4FF1152C
5500
BGA/22+
-
XC2V6000-4FF1152C
1500
-/23+
原裝現(xiàn)貨
XC2V6000-4FF1152I
3600
BGA/22+
只做原裝實(shí)單必成假一罰十
XC2V6000
12260
SOP/DIP/23+
高品質(zhì) 優(yōu)選好芯
XC2V6000
5000
SOP/DIP/24+
華為超級(jí)供應(yīng)商,7*24小時(shí)技術(shù)支持,一站式服務(wù)
XC2V6000
12500
TSSOP/24+
16年老牌企業(yè) 原裝低價(jià)現(xiàn)貨
XC2V6000
5000
TSSOP/2024+
現(xiàn)貨假一罰萬(wàn)只做原廠(chǎng)原裝現(xiàn)貨
XC2V6000
5000
SOP/DIP/24+
優(yōu)勢(shì)渠道現(xiàn)貨,提供一站式配單服務(wù)
XC2V6000
60701
TSSOP/24+
深圳原裝現(xiàn)貨,可看貨可提供拍照
XC2V6000
9200
TSSOP/23+
只做原裝更多數(shù)量在途訂單
XC2V6000
5000
SOP/DIP/23+
原裝庫(kù)存,提供優(yōu)質(zhì)服務(wù)
XC2V6000
5000
SOP/DIP/26+
全新原裝現(xiàn)貨,一站式配單服務(wù)
XC2V6000
3000
SOP/DIP/10+11+
原裝正品熱賣(mài),價(jià)格優(yōu)勢(shì)
XC2V6000
Virtex-II Platform FPGAs: Complete D...
XILINX
XC2V6000PDF下載
XC2V6000
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V6000PDF下載
XC2V6000
Virtex-II Platform FPGAs: Complete D...
XILINX [Xilinx, Inc]
XC2V6000PDF下載
XC2V6000-4BF957C
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V6000-4BF957CPDF下載
XC2V6000-4BF957I
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V6000-4BF957IPDF下載
XC2V6000-4BG575C
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V6000-4BG575CPDF下載
XC2V6000-4BG575I
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V6000-4BG575IPDF下載
XC2V6000-4BG728C
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V6000-4BG728CPDF下載
XC2V6000-4BG728I
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V6000-4BG728IPDF下載
XC2V6000-4CS144C
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V6000-4CS144CPDF下載
a的仿真環(huán)境下,usb 接口還要擔(dān)負(fù)起向pc上位機(jī)回傳解碼結(jié)果的任務(wù)。這就要求傳輸速度至少要保證超越解碼速度。和usb 1.1接口相比,usb 2.0接口的傳輸更加符合本設(shè)計(jì)的要求。 經(jīng)過(guò)計(jì)算可知,傳輸接口需要至少30mb/s的傳輸速率,才能保證對(duì)1080i的圖像進(jìn)行解碼。 器件選型 使用fpga進(jìn)行仿真和驗(yàn)證基本已成為ic設(shè)計(jì)過(guò)程中必不 可少的環(huán)節(jié),尤其對(duì)于大規(guī)模的設(shè)計(jì)。本解碼器ic的設(shè)計(jì)使用virtex ii fpga作為仿真環(huán)境。對(duì)于本設(shè)計(jì),利用ff1517 bga封裝的xc2v6000已經(jīng)充分滿(mǎn)足設(shè)計(jì)要求。在考慮設(shè)計(jì)成本的前提下,該款fpga是相對(duì)高性?xún)r(jià)比的選擇。 cypress公司的ez-usb fx2是一款集成了usb 2.0的微處理器,它集成了usb 2.0收發(fā)器、sie(串行接口引擎)、增強(qiáng)的8051微控制器和可編程的外圍接口。fx2的這種優(yōu)化設(shè)計(jì),幾乎能達(dá)到56mb/s的數(shù)據(jù)傳輸率,而 usb 2.0允許的最大帶寬是480mb/s,即60mb/s。該芯片在對(duì)傳輸帶寬影響很小的前提下,增加了許多集成的控制功能。gpif和slave fifo模式為外部的fpga、
a的仿真環(huán)境下,usb接口還要擔(dān)負(fù)起向pc上位機(jī)回傳解碼結(jié)果的任務(wù)。這就要求傳輸速度至少要保證超越解碼速度。和usb 1.1接口相比,usb 2.0接口的傳輸更加符合本設(shè)計(jì)的要求。 經(jīng)過(guò)計(jì)算可知,傳輸接口需要至少30mb/s的傳輸速率,才能保證對(duì)1080i的圖像進(jìn)行解碼。 器件選型 使用fpga進(jìn)行仿真和驗(yàn)證基本已成為ic設(shè)計(jì)過(guò)程中必不可少的環(huán)節(jié),尤其對(duì)于大規(guī)模的設(shè)計(jì)。本解碼器ic的設(shè)計(jì) 使用virtex ii fpga作為仿真環(huán)境。對(duì)于本設(shè)計(jì),利用ff1517 bga封裝的xc2v6000已經(jīng)充分滿(mǎn)足設(shè)計(jì)要求。在考慮設(shè)計(jì)成本的前提下,該款fpga是相對(duì)高性?xún)r(jià)比的選擇。 cypress公司的ez-usb fx2是一款集成了usb 2.0的微處理器,它集成了usb 2.0收發(fā)器、sie(串行接口引擎)、增強(qiáng)的8051微控制器和可編程的外圍接口。fx2的這種優(yōu)化設(shè)計(jì),幾乎能達(dá)到56mb/s的數(shù)據(jù)傳輸率,而usb 2.0允許的最大帶寬是480mb/s,即60mb/s。該芯片在對(duì)傳輸帶寬影響很小的前提下,增加了許多集成的控制功能。gpif和slave fifo模式為外部的fpga、d
體有兩種方案,一種是采用專(zhuān)用的pci接口芯片,實(shí)現(xiàn)完整的pci主控模塊和目標(biāo)模塊接口功能,將復(fù)雜的pci總線(xiàn)接口轉(zhuǎn)換為相對(duì)簡(jiǎn)單的用戶(hù)接口。采用這種方案,用戶(hù)只要設(shè)計(jì)轉(zhuǎn)換后的總線(xiàn)接口即可,其優(yōu)點(diǎn)是縮短了開(kāi)發(fā)周期,缺點(diǎn)是用戶(hù)可能只用到pci接口的部分功能,因此而造成邏輯資源浪費(fèi),缺乏靈活性。一種是使用可編程器件,采用fpga進(jìn)行pci接口設(shè)計(jì),這樣可以依據(jù)插卡功能進(jìn)行最優(yōu)化。這種方案設(shè)計(jì)靈活,不必實(shí)現(xiàn)所有pci功能,節(jié)約系統(tǒng)的邏輯資源。 本文所述設(shè)計(jì)方案是采用xilinx公司的virtex2系列xc2v6000芯片來(lái)實(shí)現(xiàn)pci主/從設(shè)備接口控制器。通過(guò)pci總線(xiàn)使得計(jì)算機(jī)上的視頻碼流傳送到解碼器中。對(duì)fpga的設(shè)計(jì)全部采用verilog hdl語(yǔ)言作為設(shè)計(jì)輸入,并且為解碼部分功能的實(shí)現(xiàn)預(yù)留了足夠的空間。 系統(tǒng)結(jié)構(gòu)設(shè)計(jì) 為了對(duì)視頻流進(jìn)行解碼,需要快速而大量的數(shù)據(jù)傳輸。本設(shè)計(jì)簡(jiǎn)述了一種通過(guò)pci總線(xiàn)通信的解決方案。通過(guò)host主機(jī)對(duì)目標(biāo)設(shè)備的控制,實(shí)驗(yàn)板即可以做目標(biāo)設(shè)備,也可以做主設(shè)備。圖1是本設(shè)計(jì)的系統(tǒng)框圖。 在默認(rèn)情況下,實(shí)驗(yàn)板目標(biāo)設(shè)備處于工作狀態(tài)為主設(shè)備為空閑狀態(tài),主控host通過(guò)i/o
生圖像數(shù)據(jù)采集信號(hào)時(shí),接收模塊給x射線(xiàn)線(xiàn)性陣列探測(cè)卡發(fā)送啟動(dòng)采集信號(hào),然后將adc圖像數(shù)據(jù)寫(xiě)入處理模塊。處理模塊針對(duì)內(nèi)置幾何校正、灰度變換、偽彩色等多種清晰度增強(qiáng)算法,利用數(shù)字圖像處理技術(shù),將圖像對(duì)比度和清晰度進(jìn)行增強(qiáng)。發(fā)送模塊對(duì)處理模塊處理好的圖像數(shù)據(jù)進(jìn)行ip封裝,然后將其寫(xiě)入cs8900a發(fā)送數(shù)據(jù)緩沖區(qū),啟動(dòng)網(wǎng)卡,將此數(shù)據(jù)發(fā)送到所連接的網(wǎng)絡(luò)上。 實(shí)驗(yàn)與驗(yàn)證 由于vhdl是并發(fā)程序,所以要把順序執(zhí)行的思想轉(zhuǎn)化為并發(fā)設(shè)計(jì)思想。本設(shè)計(jì)采用xilinx公司的ise8.1在virtex- xc2v6000芯片上實(shí)現(xiàn)了控制功能,在modelsim se6.1b中進(jìn)行了仿真。由仿真結(jié)果得出,控制信號(hào)時(shí)序正確,符合控制要求。 結(jié)語(yǔ) 本文在分析x射線(xiàn)安檢設(shè)備部分組成器件工作原理及控制要求的基礎(chǔ)上,設(shè)計(jì)了fpga內(nèi)部邏輯,給出了控制器的工作流程,驗(yàn)證了控制信號(hào)時(shí)序的正確性。預(yù)計(jì)此種控制器可以帶來(lái)可觀(guān)的經(jīng)濟(jì)效益和市場(chǎng)前景。 參考文獻(xiàn):[1]. cs8900a datasheet http://www.hbjingang.com/datasheet/cs8900a_593567.html.[2]. mem
在整個(gè)上下行鏈路并行處理的過(guò)程中,由于各子處理單元是通過(guò)fpga模塊化實(shí)現(xiàn)的,某一時(shí)刻未被調(diào)用的子模塊,dsp都將關(guān)閉它們的時(shí)鐘,使其處于休眠狀態(tài),當(dāng)它們被再一次調(diào)用時(shí),dsp重新啟動(dòng)時(shí)鐘。這樣通過(guò)節(jié)省各模塊的執(zhí)行時(shí)間使系統(tǒng)功耗得到降低。 3 方案實(shí)現(xiàn)與性能測(cè)試 在實(shí)現(xiàn)過(guò)程中我們采用以teak[5]為內(nèi)核的dsp處理芯片,這一方面有利于最后asic的集成,另外作為一款32位的處理器,它具有靈活多樣的尋址方式,提供巨大的處理能力。fpga采用xilinx公司的virtexii xc2v6000[6],它具有豐富的資源,強(qiáng)大的輸入輸出能力。 根據(jù)本方案針對(duì)這個(gè)系統(tǒng)所提出的流程結(jié)構(gòu)和執(zhí)行機(jī)制,本文列出了上行鏈路的數(shù)據(jù)處理流程圖(見(jiàn)圖1)。根據(jù)上行數(shù)據(jù)處理的特點(diǎn),將整個(gè)上行鏈路的信道解碼過(guò)程分割為三個(gè)主要環(huán)節(jié):卷積編碼或turbo編碼、第一次交織和第二次交織。經(jīng)過(guò)crc處理的數(shù)據(jù)塊根據(jù)tfci的編碼方式分別輸入給卷積編碼器或者turbo編碼器;經(jīng)編碼后的數(shù)據(jù)寫(xiě)入第一次交織器輸入緩沖區(qū),第一次交織器有3個(gè)獨(dú)立的模塊,可以同時(shí)進(jìn)行三路傳輸信道的交織。在把數(shù)據(jù)從第一次交織輸出緩沖區(qū)寫(xiě)入第二