設(shè)計(jì)一種適用于嵌入式系統(tǒng)的加密IP核

描述，在modelsim6.2環(huán)境下進(jìn)行調(diào)試與仿真，使用synplify9協(xié)助完成綜合與關(guān)鍵路徑分析工作。主要分析該ip核綜合到目標(biāo)器件ep1c4f324c6中在80 mhz頻率的性能表現(xiàn)及資源占用情況。同時(shí)在更高性能的目標(biāo)器件ep2s15f484c3中也進(jìn)行了綜合及后仿真，以作縱向?qū)Ρ取?在quartusii環(huán)境下選定目標(biāo)器件為低成本cyclone系列ep1c4f324c6設(shè)置速度與面積均衡優(yōu)化模式，目標(biāo)工作頻率為90 mhz，使用邏輯單元實(shí)現(xiàn)sbox查找表功能。綜合報(bào)告顯示實(shí)際綜合頻率為87.82 mhz（period=11.387 ns），本ip核占用資源2 647（logic cells），其中密鑰擴(kuò)展單元占用1 388（lcs），時(shí)序控制單元占用45（lcs）。文中均以此ip核運(yùn)行于80 mhz時(shí)鐘頻率進(jìn)行性能分析。 選定綜合到stratixii系列中ep2s15f484c3器件，綜合頻率fmax達(dá)到169.12 mhz時(shí)占用資源logic utilization 9%，其中combinational aluts 834/12 480（7%），dedicated logic r