10MHZ
99999
SMD/-
7*55*3.23.2*2.5
10MHZ
45000
SMD/1808+
原裝正品,亞太區(qū)電子元器件分銷(xiāo)商
10MHZ
80000
-/2024+
原裝現(xiàn)貨
10MHZ
2000
DIP/25+
只做原裝,支持賬期,提供一站式配單服務(wù)
10MHZ
65286
-/21+
全新原裝現(xiàn)貨,長(zhǎng)期供應(yīng),免費(fèi)送樣
10MHZ
9200
XTAL 12PF 53/23+
只做原裝更多數(shù)量在途訂單
10MHZ
50000
DIP/25+
優(yōu)勢(shì)產(chǎn)品大量庫(kù)存原裝現(xiàn)貨
10MHZ
5000
DIP/24+
優(yōu)勢(shì)渠道現(xiàn)貨,提供一站式配單服務(wù)
10MHZ
2020
-/-
原裝現(xiàn)貨
10MHZ
5000
XTAL 12PF 53/07+
原裝,配單能手
10MHZ
80000
-/23+
原裝現(xiàn)貨
10MHZ
8700
DIP/2023+
原裝現(xiàn)貨
10MHZ
5270
-/21+
-
10MHZ
7726
-/-
公司現(xiàn)貨,進(jìn)口原裝熱賣(mài)
10MHZ
8774
N/A/0
原裝正品熱賣(mài),價(jià)格優(yōu)勢(shì)
10MHZ
100500
5X7/2519+
一級(jí)代理專(zhuān)營(yíng)品牌原裝,優(yōu)勢(shì)現(xiàn)貨,長(zhǎng)期排單到貨
10MHZ
80000
-/23+
原裝現(xiàn)貨
10MHZ
10000
XTAL 12PF 53/25+
提供一站式配單服務(wù)
10MHZ
1098
5X7/1026+
只做原裝報(bào)價(jià)當(dāng)天為準(zhǔn)
如果有兩個(gè)任意波形發(fā)生器,此目標(biāo)要求兩個(gè)awg具有調(diào)整相位的能力來(lái)生成兩個(gè)完全相同的波形。當(dāng)所有三臺(tái)設(shè)備的采樣速率均為100mhz時(shí),必須適當(dāng)注意所有設(shè)備之間的時(shí)鐘及觸發(fā)器分布。 數(shù)十微微秒的采樣時(shí)鐘相位偏移調(diào)節(jié)精度、觸發(fā)傳播延遲及偏移校正,以及所有設(shè)備的微微秒級(jí)均方根時(shí)鐘偏差,實(shí)現(xiàn)了集成所有三臺(tái)亞毫微秒級(jí)100ms/s設(shè)備所需的性能。 同步通過(guò)在數(shù)臺(tái)設(shè)備間共享觸發(fā)及參考時(shí)鐘來(lái)實(shí)現(xiàn)。參考時(shí)鐘可以由指定的“主”設(shè)備或由專(zhuān)用高精度時(shí)鐘源提供。每臺(tái)smc儀器都具有相位與pxi 10mhz參考時(shí)鐘鎖定的電壓控制晶體振蕩器(vcxo)。為進(jìn)一步提高定時(shí)精度,可以考慮使用基于銣或爐控晶體振蕩器(ocxo)的頻率源等。這些設(shè)備的精度可以超過(guò)十億分之±100(ppb)。例如,精度為±100ppb的ocxo源所提供10mhz頻率的不確定度為±1hz。pxi-66532槽定時(shí)及同步控制器特別適用于這些應(yīng)用。它能夠驅(qū)動(dòng)其ocxo時(shí)鐘至pxl 10mhz參考時(shí)鐘線(xiàn)上,而不是pxi底板時(shí)鐘。這樣,所有vcxo鎖到10mhz ocxo上的儀器都繼承了±100ppb的精度。 4、復(fù)合采樣速率同
.20 79 0.6 90 21.96 1m 2.90 109 -3.5 108 21.96 1g 92 79 0 171 表頭或顯示器的屏蔽,可在表頭或顯示器的正面設(shè)置透光導(dǎo)電材料來(lái)實(shí)現(xiàn)。透光導(dǎo)電材料是在有機(jī)介質(zhì)或玻璃的表面覆蓋一層導(dǎo)電膜,使其既透光,又具有一定的屏蔽效能。不同透光率導(dǎo)電玻璃的屏蔽效能見(jiàn)表5。 表5 不同透光率導(dǎo)電玻璃的屏蔽效能 透光率 1mhz 10mhz 100mhz 1000mhz 60% 94 72 46 21 65% 90 68 42 16 71% 84 62 36 11 75% 78 56 30 6 80% 74 52 28 4 3.2.3 金屬絲網(wǎng) 當(dāng)有通風(fēng)、透光、加水、測(cè)量等需要時(shí),要在設(shè)備外殼上開(kāi)孔,為提高設(shè)備的電磁屏蔽效果,應(yīng)采用金屬絲網(wǎng)的孔眼屏
要原因。 本系列文章共有三部分,"第1部分"重點(diǎn)介紹如何準(zhǔn)確地估算某個(gè)時(shí)鐘源的抖動(dòng),以及如何將其與adc的孔徑抖動(dòng)組合。在"第2部分"中,該組合抖動(dòng)將用于計(jì)算adc的srn,然后將其與實(shí)際測(cè)量結(jié)果對(duì)比。"第3部分"將介紹如何通過(guò)改善adc的孔徑抖動(dòng)來(lái)進(jìn)一步增加adc的snr,并會(huì)重點(diǎn)介紹時(shí)鐘信號(hào)轉(zhuǎn)換速率的優(yōu)化。 采樣過(guò)程回顧 根據(jù)nyquist-shannon采樣定理,如果以至少兩倍于其最大頻率的速率來(lái)對(duì)原始輸入信號(hào)采樣,則其可以得到完全重建。假設(shè)以100 msps的速率對(duì)高達(dá)10mhz的輸入信號(hào)采樣,則不管該信號(hào)是位于1到10mhz的基帶(首個(gè)nyquist區(qū)域),還是在100到110mhz的更高nyquist區(qū)域內(nèi)欠采樣,都沒(méi)關(guān)系(請(qǐng)參見(jiàn)圖1)。在更高(第二個(gè)、第三個(gè)等)nyquist區(qū)域中采樣,一般被稱(chēng)作欠采樣或次采樣。然而,在adc前面要求使用抗混疊過(guò)濾,以對(duì)理想 nyquist 區(qū)域采樣,同時(shí)避免重建原始信號(hào)過(guò)程中產(chǎn)生干擾。 圖1:100msps采樣的兩個(gè)輸入信號(hào)顯示了混疊帶來(lái)的相同采樣點(diǎn) 時(shí)域抖動(dòng) 仔細(xì)觀察某個(gè)采樣點(diǎn),可以看到計(jì)時(shí)不準(zhǔn)(時(shí)鐘抖動(dòng)或時(shí)
現(xiàn)方案無(wú)線(xiàn)nic的基本結(jié)構(gòu)如圖1。它主要由三部分組成,即數(shù)據(jù)鏈路控制器、manchester代碼轉(zhuǎn)換器和無(wú)線(xiàn)收發(fā)電視。鏈路控制器采用dp8390,以實(shí)現(xiàn)數(shù)據(jù)層路層協(xié)議的控制 ,nic中設(shè)計(jì)了8k×2bits的ram作為網(wǎng)卡的緩沖區(qū),以提高系統(tǒng)的執(zhí)行速度。系統(tǒng)采用pci總線(xiàn)與主機(jī)相連[1]。為了與以太網(wǎng)卡兼容,設(shè)計(jì)中增加了prom自舉電路模塊[2]。內(nèi)部硬件基本模塊如圖2。它主要由無(wú)線(xiàn)收發(fā)模塊、編碼轉(zhuǎn)換模塊、接收處理模塊、發(fā)送處理模塊、dma控制模塊、串并轉(zhuǎn)換模塊等組成。系統(tǒng)時(shí)鐘統(tǒng)一采用10mhz方波發(fā)生器的時(shí)鐘[3-4],以進(jìn)行數(shù)據(jù)幀的同步。圖22 收發(fā)器模塊設(shè)計(jì)2.1 發(fā)送模塊設(shè)計(jì)發(fā)送模塊通過(guò)dma方式讀取ram中的數(shù)據(jù)并將數(shù)據(jù)交給無(wú)線(xiàn)發(fā)送模塊進(jìn)行發(fā)送[5],其工作過(guò)程如圖3。網(wǎng)卡向無(wú)線(xiàn)網(wǎng)絡(luò)發(fā)送數(shù)據(jù)過(guò)程如下:(1)nic初始化。計(jì)算機(jī)對(duì)nic中各寄存器的讀寫(xiě)是利用主機(jī)的i/o方式,網(wǎng)卡的基地址一般為300h。初始化nic實(shí)際上是利用out指令對(duì)nic中有關(guān)的寄存器寫(xiě)控制字。(2)微機(jī)與網(wǎng)卡中緩沖ram交換數(shù)據(jù)是使用nic遠(yuǎn)程dma模式。開(kāi)動(dòng)遠(yuǎn)程dma后,微機(jī)不斷讀寫(xiě)網(wǎng)卡的數(shù)據(jù)端口,就
實(shí)現(xiàn)方案 無(wú)線(xiàn)nic的基本結(jié)構(gòu)如圖1。它主要由三部分組成,即數(shù)據(jù)鏈路控制器、manchester代碼轉(zhuǎn)換器和無(wú)線(xiàn)收發(fā)電視。鏈路控制器采用dp8390,以實(shí)現(xiàn)數(shù)據(jù)層路層協(xié)議的控制 ,nic中設(shè)計(jì)了8k×2bits的ram作為網(wǎng)卡的緩沖區(qū),以提高系統(tǒng)的執(zhí)行速度。系統(tǒng)采用pci總線(xiàn)與主機(jī)相連[1]。為了與以太網(wǎng)卡兼容,設(shè)計(jì)中增加了prom自舉電路模塊[2]。 內(nèi)部硬件基本模塊如圖2。它主要由無(wú)線(xiàn)收發(fā)模塊、編碼轉(zhuǎn)換模塊、接收處理模塊、發(fā)送處理模塊、dma控制模塊、串并轉(zhuǎn)換模塊等組成。系統(tǒng)時(shí)鐘統(tǒng)一采用10mhz方波發(fā)生器的時(shí)鐘[3-4],以進(jìn)行數(shù)據(jù)幀的同步。 530)this.width=530" border=0> 圖2 2 收發(fā)器模塊設(shè)計(jì) 2.1 發(fā)送模塊設(shè)計(jì) 發(fā)送模塊通過(guò)dma方式讀取ram中的數(shù)據(jù)并將數(shù)據(jù)交給無(wú)線(xiàn)發(fā)送模塊進(jìn)行發(fā)送[5],其工作過(guò)程如圖3。網(wǎng)卡向無(wú)線(xiàn)網(wǎng)絡(luò)發(fā)送數(shù)據(jù)過(guò)程如下: (1)nic初始化。計(jì)算機(jī)對(duì)nic中各寄存器的讀寫(xiě)是利用主機(jī)的i/o方式,網(wǎng)卡的基地址一般為300h。初始化nic實(shí)際上是利用out指令對(duì)nic中有關(guān)的寄存器寫(xiě)控制字。(2)微機(jī)與網(wǎng)卡中緩沖r
場(chǎng)效應(yīng)晶體管輸入放大器有帶源頭反饋的固定偏壓。所以輸入阻抗很高而電容卻很低。場(chǎng)效應(yīng)晶體管可驅(qū)動(dòng)一個(gè)射極跟隨器,盡管其輸出阻抗很低,并且以3:1的匝比供給一個(gè)變壓器供。結(jié)果陶瓷共振器的阻抗時(shí)只有幾歐姆。
相關(guān)元件PDF下載:
1~10MHz晶體振蕩器相關(guān)元件PDF下載:
帶寬為10MHz的寬頻帶線(xiàn)性檢波電路圖
如圖所示為帶寬為10MHz的寬頻帶線(xiàn)性檢波電路。該電路為毫伏表等測(cè)量?jī)x器上面使用的帶寬為10MHz的寬頻帶線(xiàn)性檢波電路。運(yùn)算放大器使用了寬頻帶的μPC53,其輸出通過(guò)由三極管2SC384構(gòu)成的差分放大器進(jìn)行放大。電路中采用鍺...
mhz=h1062sc1070 si-n 30v 20ma 900mhz | 2sc1080 si-n 110v 12a 100w 4mhz2sc109 si-n 50v 0.6a 0.6w | 2sc1096 si-n 40v 3a 10w 60mhz2sc1106 si-n 350v 2a 80w | 2sc1114 si-n 300v 4a 100w 10mhz2sc1115 si-n 140v 10a 100w 10mhz | 2sc1116 si-n 180v 10a 100w 10mhz2sc1161 si-p 160v 12a 120w | 2sc1162 si-n 35v 1.5a 10w 180mhz2sc1172 si-n 1500v 5a 50w | 2sc1195 si-n 200v 2.5a 100w2sc
顯示。流程圖則是包含vi的圖形化源代碼,通過(guò)對(duì)vi編程,控制和定義前面板的輸入和輸出,同時(shí)處理和分析接收到的數(shù)據(jù)。 凌華pxi-9820是雙通道,14位a/d分辨率的數(shù)據(jù)采集卡。具有2個(gè)模擬輸入通道,可以實(shí)時(shí)同步采集。ni pxi-5411任意波形發(fā)生器具有最高40ms/s波形更新速率,可輸出最高頻率16mhz正弦波,具有12位精度,60db無(wú)雜散動(dòng)態(tài)范圍的。 實(shí)驗(yàn)中將由ni pxi-8186控制器控制的ni pxi-5411作信號(hào)源,與pxi-9820的通道a相連。設(shè)置pxi-5411產(chǎn)生10mhz的正弦波。通過(guò)在labview對(duì)pxi-9820輸入信號(hào)的頻譜分析,可以看到通道a有正常輸入的10mhz的正弦波信號(hào),在通道b則有耦合進(jìn)去的幅度很小的10mhz信號(hào),用來(lái)模擬emi輻射源定位測(cè)試中的兩個(gè)通道x(t)、y(t)的同源信號(hào)。而兩路通道中會(huì)混雜有其它頻率的不相關(guān)的隨機(jī)噪聲。 4.2 程序設(shè)計(jì)及結(jié)果分析 在前面板中,需要為pxi-9820設(shè)定控制參數(shù),包括設(shè)備的通道號(hào)、采樣頻率、樣本點(diǎn)數(shù)等。設(shè)置圖形顯示面板,以圖形的方式兩通道輸入信號(hào)的相干函數(shù)和頻譜圖。還可以直接得出相干函數(shù)最大點(diǎn)的
了內(nèi)含大量可配置邏輯模塊(clb) ,輸人輸出模塊(iob)邏輯資源和布線(xiàn)資源外,還具有以下特點(diǎn): a) 內(nèi)部時(shí)鐘速度可達(dá)420mhz,且具有豐富的全局時(shí)鐘資源和數(shù)字時(shí)鐘管理模塊(dcm),可以獲得較小的時(shí)鐘抖動(dòng)。 b)具有為算術(shù)運(yùn)算而特別設(shè)計(jì)的硬件結(jié)構(gòu),如18 bit×18 bit嵌入式硬件乘法器、快速進(jìn)位鏈等。 c) 包含豐富的模塊化ram。 這些特點(diǎn)簡(jiǎn)化了邏輯設(shè)計(jì),縮短了設(shè)計(jì)時(shí)間,為實(shí)現(xiàn)高速、實(shí)時(shí)dsp處理提供了極大的便利。 (4)示波器顯示部分設(shè)計(jì) x-y軸信號(hào)輸出采用速度為10mhz的tlc7528雙路d/a轉(zhuǎn)換器,由凌陽(yáng)單片機(jī)spce061a控制,電路圖如圖2.4: 圖 2.4 示波器控制電路 考慮到輸出的譜線(xiàn)較為陡峭的情況,為避免因?yàn)檫\(yùn)放擺率過(guò)小,顯示時(shí)造成拖尾現(xiàn)象,選用壓擺率為12v/us的運(yùn)放lf356。 (5)供電設(shè)計(jì) 電源系統(tǒng)是影響系統(tǒng)穩(wěn)定性的重要因素。由于系統(tǒng)上的器件要求供電有1.5v,1.8v,3.3v, 5v, 12v等多種電壓,電源系統(tǒng)采用了多路獨(dú)立供電的方式,1.5v/1.8v/3.3v都由專(zhuān)用電源芯片tps54613獨(dú)立供電, 5v由78
0v 2.5a 0.5w 250mhz | 2sb1121t si-p 30v 2a 150mhz2sb1123 si-p 60v 2a 0.5w 150mhz | 2sb1132 si-p 40v 1a 0.5w 150mhz2sb1133 si-p 60v 3a 25w 40mhz | 2sb1134 si-p 60v 5a 25w 30w2sb1135 si-p 60v 7a 30w 10mhz | 2sb1136 si-p 60v 12a 30w 10mhz2sb1140 si-p 25v 5a 10w 320mhz | 2sb1141 si-p 20v 1.2a 10w 150mhz2sb1143 si-p 60v 4a 10w 140mhz | 2sb1146 p-darl 120v 6a 25w2sb1149 p-darl 100v 3a 15w b=10k
2sd1010 si-n 50v 50ma 0.3w 200mhz2sd1012 si-n 20v 0.7a 0.25w 250mhz | 2sd1018 si-n 250v 4a 80w b>2502sd1027 n-darl+d 20v 15a 100w b>1 | 2sd1033 si-n 200v 2a 20w 10mhz2sd1036 si-n 150/120v 15a 150w | 2sd1047 si-n 160v 12a 100w 15mhz2sd1048 si-n 20v 0.7a 0.25w 250mhz | 2sd1049 si-n 120v 25a 100w2sd1051 si-n 50v 1.5a 1w 150mhz | 2sd1055 si-n 40v 2a 0.75w 100mhz2sd1062 si-n 60v 12a 40w 10mhz | 2sd1
載電容,實(shí)際上是電容三點(diǎn)式電路的分壓電容,接地點(diǎn)就是分壓點(diǎn)。以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn),輸入和輸出是反相的,但從并聯(lián)諧振回路即石英晶體兩端來(lái)看,形成一個(gè)正反饋以保證電路持續(xù)振蕩。c1、c2會(huì)稍微影響振蕩頻率。 74hc04可以用74ahc04或其它c(diǎn)mos電平輸入的反相器代替,不過(guò)不能用ttl電平輸入的反相器,因?yàn)樗妮斎胱杩共粔虼?,遠(yuǎn)小于電路的反饋?zhàn)杩埂?實(shí)際使用時(shí)要處理好r1和r2的值,經(jīng)試驗(yàn),太小的r1或太大的r2會(huì)有可能導(dǎo)致電路工作在晶振的高次諧振頻率上(常見(jiàn)的是3次諧波,10mhz的晶振會(huì)產(chǎn)生30mhz的頻率輸出)。對(duì)于10mhz的晶振,采用r1=220ω、r2=1mω可以使電路穩(wěn)定輸出10mhz的方波時(shí)鐘信號(hào)。 來(lái)源:笑哈哈
如圖所示,是運(yùn)放tl071和晶體管構(gòu)成的高轉(zhuǎn)換速率的放大器電路。晶體管放大器輸人端的電容c1用于阻斷直流信號(hào),為的是減少1/f噪聲的影響,其增益僅由晶體管vt2確定。高頻增益由vt2發(fā)射極電阻與集電極電阻之比確定,約為33db。 晶體管要采用高頻晶體管,此電路中晶體管采用辦ft>1ghz的2sc1988(vt1~vt3)。但加反饋時(shí)會(huì)產(chǎn)生振蕩,因此,要設(shè)定極點(diǎn),極點(diǎn)頻率選在10mhz附近,用50pf電容進(jìn)行補(bǔ)償。 vt1~vt3組成的放大器主要放大100khz以上的高頻信號(hào),a1(tl07l)構(gòu)成的放大器主要放大100khz以下的低頻信號(hào),由電阻r2和r3合成輸出信號(hào)。在dc~10mhz頻率范圍,放大器電路的開(kāi)環(huán)增益達(dá)到30db以上,轉(zhuǎn)換速率為200v/μs。因此,即使10mhz的輸入信號(hào),也能輸出2urms的正弦波信號(hào)。 來(lái)源:lover
radio shack 10mhz接收器作為該電路的基礎(chǔ)。l.o.和if頻率增加。當(dāng)接收機(jī)調(diào)諧到10兆赫(wwv),if和l.o.用于vco相位鎖定到10mhz信號(hào)。通過(guò)在環(huán)路中使用分頻器,也可以是2.5或5兆赫。 來(lái)源:zhengwei
這是一個(gè)具有最小元件數(shù)完整的通用計(jì)數(shù)器。它能在輸入a使用高達(dá)10mhz輸入頻率,在輸入b高達(dá)2mhz輸入頻率。如果輸入a的信號(hào)占空比很低,那可能必須使用一個(gè)74121單穩(wěn)態(tài)觸發(fā)器或類(lèi)似的電路來(lái)拉伸輸入脈沖寬度以保證至少50ns的持續(xù)時(shí)間。 來(lái)源:zhengwei
如圖所示為鎖相型倍頻電路。該電路可以將1mhz的標(biāo)準(zhǔn)頻率變換成10mhz的參考頻率。輸出頻率穩(wěn)定性和準(zhǔn)確度將和1mhz標(biāo)準(zhǔn)頻率的穩(wěn)定性和準(zhǔn)確度相同。電路中使用的鎖相集成電路為xr210。1mhz的參考信號(hào)通過(guò)電容c1耦合到ic1的4腳,而計(jì)數(shù)器9316的輸出信號(hào)是加到ic1的6腳,它們通過(guò)ic1內(nèi)部的相位比較器進(jìn)行相位比較。相位比較器的輸出由電容c4濾波后。作為壓控振蕩器的控制電壓。壓控振蕩器的工作頻率大約為10mhz。壓控振蕩器的輸出經(jīng)晶體管q驅(qū)動(dòng)計(jì)數(shù)器9316進(jìn)行10分頻,故9316的輸出是1mhz的對(duì)稱(chēng)方波。調(diào)節(jié)頻率時(shí),應(yīng)將ic的2腳和3腳短路。 來(lái)源:university
帶通采樣問(wèn)題求助???現(xiàn)在用40mhz采樣率的ad采一個(gè)中心頻率為70mhz,帶寬為±1mhz的信號(hào),采樣后頻譜經(jīng)過(guò)2倍采樣的拓展后,中心頻率變換到-10mhz,得出的頻譜搬移如下圖所示,注意沒(méi)換成角頻率。現(xiàn)在要和一個(gè)頻率為10mhz的本振做下變頻,最后把頻譜向右搬移到零頻上。本振分i路的cos(wt)和q路的sin(wt),用復(fù)數(shù)表示就是cos(wt)+jsin(wt)=e(jwt),根據(jù)傅立葉變換的頻移特性,若f(t)對(duì)應(yīng)的f(jw),如果向右移,則有f(t)e(jw0t)對(duì)應(yīng)f【j(w-w0)】,w0對(duì)應(yīng)10mhz的角頻率,但要搬移的是負(fù)頻率是否,是把本振的q路取反,變成cos(wt)-jsin(jwt)即e(-jwt),這樣對(duì)應(yīng)于f【j(w+w0)】,不知道哪種方法對(duì),請(qǐng)高手執(zhí)教。由于無(wú)法在指數(shù)e上寫(xiě)字,e()均表示e的()次。
{true} ;給一個(gè)全局 邏輯變量 賦值為 {true} gbla pllclk ;定義 pllclk 為一個(gè)全局算術(shù)變量 ,并且初始化為 0 pllclk seta 32000000 ;給全局算術(shù)變量 pllclk 賦值 為 32000000 [ pllclk = 32000000 m_div equ 24 ; fin = 10mhz fout = 32mhz p_div euq 3 s_div equ 1 ] ;********************************************************** end 各位大哥,這里有三個(gè)問(wèn)題向各位大哥請(qǐng)教:?jiǎn)栴}1: [ ]這是什么符號(hào)呢?相當(dāng)于 c 語(yǔ)言中的什么呢?問(wèn)題2: [ pllclk = 32000000 m_div equ 24 ;
如何實(shí)現(xiàn)多通道模擬計(jì)數(shù)請(qǐng)教各位高手,如何把一個(gè)頻率為10mhz的模擬脈沖信號(hào)(假設(shè)伏值1v到5v)按5mv分類(lèi)(1v,1.005v,1.010v .....),采集到單片機(jī)的內(nèi)存中。即10mhz的脈沖中,有多少個(gè)1v的,有多少個(gè)1.005v的,有多少個(gè)1.010v的 ......。
求教:三極管震不起來(lái)10mhz以上的晶體(附圖)這是我的起振電路,vcc加的是5v,晶體加4-9mhz的時(shí)候,起振正常,幅度峰峰值在1v以上,可如果加10mhz的晶體,就不能正常起振,圖中的c29加的是0.1u的電容用于隔直,圖中所有的阻容都是用的0805封裝的貼片元件,望高手指點(diǎn)。
,一端接地為好。對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬罩屏蔽起來(lái)。(7) 用好去耦電容。好的高頻去耦電容可以去除高到1ghz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線(xiàn)路板時(shí),每個(gè)集成電路的電源,地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用:一方面是本集成電路的蓄能電容,提供和吸收該集成電路開(kāi)門(mén)關(guān)門(mén)瞬間的充放電能;另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nh分布電感,它的并行共振頻率大約在7mhz左右,也就是說(shuō)對(duì)于10mhz以下的噪聲有較好的去耦作用,對(duì)40mhz以上的噪聲幾乎不起作用。1uf,10uf電容,并行共振頻率在20mhz以上,去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的,即使是用電池供電的系統(tǒng)也需要這種電容。每10片左右的集成電路要加一片充放電電容,或稱(chēng)為蓄放電容,電容大小可選10uf。最好不用電解電容,電解電容是兩層溥膜卷起來(lái)的,這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感,最好使用膽電容或聚碳酸醞電容。去耦電容值的選取并不嚴(yán)格,可按c=1/f計(jì)算;即10m