FPGA設(shè)計的八個重要知識點(diǎn)

1.面積與速度的平衡與互換 　　這里的面積指一個設(shè)計消耗FPGA/CPLD的邏輯資源的數(shù)量，對于FPGA可以用消耗的FF（觸發(fā)器）和LUT（查找表）來衡量，更一般的衡量方式可以用設(shè)計所占的等價邏輯門數(shù)。 　　速度指設(shè)計在...

分類：嵌入式系統(tǒng)/ARM技術(shù) 時間：2019-11-04 閱讀：779 關(guān)鍵詞：FPGA設(shè)計

FPGA設(shè)計100條經(jīng)典問答，快看看有沒有你需要的！

1 　　問：可否解釋下 FPGA 時序約束設(shè)置方法，目前在做一個項目，功能仿真正確，但想進(jìn)一步優(yōu)化設(shè)計，采用怎樣的時序約束才能達(dá)到目標(biāo)呢？ 　　答: 優(yōu)化代碼，可以從代碼風(fēng)格的角度出發(fā)，這就涉及到對整個系統(tǒng)的...

分類：其它 時間：2019-05-06 閱讀：2502 關(guān)鍵詞：FPGA設(shè)計100條經(jīng)典問答，快看看有沒有你需要的！FPGA設(shè)計

FPGA設(shè)計需要注意哪些要點(diǎn)

FPGA的用處比我們平時想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單邏輯單元（LE）。 　　早期的FPGA相對比較簡單，所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成，LE由LUT（...

分類：模擬技術(shù) 時間：2018-09-07 閱讀：1039 關(guān)鍵詞：FPGA設(shè)計需要注意哪些要點(diǎn)FPGA設(shè)計

采用編譯增強(qiáng)技術(shù)，提高高密度FPGA設(shè)計工作效率

現(xiàn)場可編程門陣列(FPGA)體系創(chuàng)新以及向90nm工藝技術(shù)的過渡顯著提高了FPGA的密度和性能。FPGA設(shè)計人員不僅需要更高的邏輯密度和更快的性能表現(xiàn)，還要求具有嵌入式處理器、數(shù)字信號處理(DSP)模塊以及其他硬件IP結(jié)構(gòu)等...

分類：嵌入式系統(tǒng)/ARM技術(shù) 時間：2018-08-01 閱讀：431 關(guān)鍵詞：分區(qū),編譯,設(shè)計器件,EDA

簡述基于EDA技術(shù)的FPGA設(shè)計

物聯(lián)網(wǎng)、人工智能、大數(shù)據(jù)等新興技術(shù)的推動，集成電路技術(shù)和計算機(jī)技術(shù)得到蓬勃發(fā)展。電子產(chǎn)品設(shè)計系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化，各種電子系統(tǒng)的設(shè)計軟件應(yīng)運(yùn)而生。在這些專業(yè)化軟件中，EDA(Electronic De...

分類：嵌入式系統(tǒng)/ARM技術(shù) 時間：2018-07-26 閱讀：713 關(guān)鍵詞：EDA技術(shù),FPGA,設(shè)計

EDA技術(shù)與FPGA設(shè)計應(yīng)用詳解

摘 要：eda技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，fpga設(shè)計越來越多地采用基于vhdl的設(shè)計方法及先進(jìn)的eda工具。本文詳細(xì)闡述了eda技術(shù)與fpga...

分類：EDA/PLD/PLC 時間：2017-10-17 閱讀：2045 關(guān)鍵詞：EDA,FPGA

FPGA工程師不得不知的FPGA設(shè)計經(jīng)驗

這里談?wù)勔恍┙?jīng)驗和大家分享，希望能對IC設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路!　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計者的特征也會有些不同。在A領(lǐng)域的一個好的IC設(shè)計者也許會花很長時間去熟悉B領(lǐng)域...

時間：2017-09-08 閱讀：1552 關(guān)鍵詞：FPGA

十年開發(fā)經(jīng)驗工程師談FPGA設(shè)計技巧

從大學(xué)時代第一次接觸FPGA至今已有10多年的時間，至今記得當(dāng)初第一次在EDA實驗平臺上完成數(shù)字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當(dāng)時由于沒有接觸到HDL硬件描述語言，設(shè)計都是在MAX+plus II原理圖環(huán)境下用74...

時間：2017-08-23 閱讀：1407 關(guān)鍵詞：十年開發(fā)經(jīng)驗工程師談FPGA設(shè)計技巧FPGA設(shè)計

基于EDA技術(shù)的FPGA設(shè)計探究

集成電路技術(shù)和計算機(jī)技術(shù)的蓬勃發(fā)展。讓電子產(chǎn)品設(shè)計有了更好的應(yīng)用市場。實現(xiàn)方法也有了更多的選擇。傳統(tǒng)電子產(chǎn)品設(shè)計方案是一種基于電路板的設(shè)計方法。該方法需要選用大量的固定功能器件.然后通過這些器件的配合...

分類：EDA/PLD/PLC 時間：2017-08-02 閱讀：1385 關(guān)鍵詞：EDA,FPGA

牛人的FPGA設(shè)計經(jīng)驗分享

這里我談?wù)勎业囊恍┙?jīng)驗和大家分享，希望能對IC設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路！ 　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計者的特征也會有些不同。在A領(lǐng)域的一個好的IC設(shè)計者也許會花很長時間去...

時間：2017-04-19 閱讀：631 關(guān)鍵詞：牛人的FPGA設(shè)計經(jīng)驗分享

說一說FPGA設(shè)計中不建議使用的電路

1、不建議使用組合邏輯時鐘或門控時鐘。組合邏輯和門控時鐘很容易產(chǎn)生毛刺，用組合邏輯的輸出作為時鐘很容易使系統(tǒng)產(chǎn)生誤動作。2、不建議使用行波時鐘。行波記數(shù)器雖然原理簡單，設(shè)計方便，但級連時鐘（行波時鐘）最...

時間：2016-12-21 閱讀：674 關(guān)鍵詞：說一說FPGA設(shè)計中不建議使用的電路

掌握FPGA設(shè)計三大黃金法則 讓你設(shè)計更輕松！

FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括 可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分。 現(xiàn)場可編程...

時間：2016-12-09 閱讀：685 關(guān)鍵詞：掌握FPGA設(shè)計三大黃金法則 讓你設(shè)計更輕松！

在FPGA設(shè)計中，時序就是全部

當(dāng)你的FPGA設(shè)計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實現(xiàn)工具來優(yōu)化設(shè)計從而滿足時序要求，也需要設(shè)計者具有明確目標(biāo)和診斷/隔離時序問題的能力。設(shè)計者現(xiàn)在有一些小技巧和幫助來...

分類：EDA/PLD/PLC 時間：2014-08-08 閱讀：1187 關(guān)鍵詞：在FPGA設(shè)計中，時序就是全部FPGA時序RTL