在當(dāng)今的電子設(shè)備應(yīng)用中，BMS（電池管理系統(tǒng)）發(fā)揮著至關(guān)重要的作用。然而，BMS 系統(tǒng)的工作電壓普遍高于人體所能承受的安全電壓。一旦其絕緣性能出現(xiàn)下降，漏電流就會(huì)顯著增大，這無(wú)疑會(huì)對(duì)人身安全構(gòu)成嚴(yán)重威脅。本文將詳細(xì)介紹如何利用納芯微固態(tài)繼電器 NSI7258 構(gòu)建高性能的絕緣監(jiān)測(cè)電路，實(shí)現(xiàn)高精度和高可靠性的絕緣監(jiān)測(cè)。

方案原理

• 絕緣監(jiān)測(cè)實(shí)現(xiàn)原理：依據(jù) GB 18384《電動(dòng)汽車(chē)安全要求》，在工作電壓下，絕緣電阻必須大于 500Ω/V。對(duì)于母線(xiàn)電壓為 VBUS 的系統(tǒng)，絕緣電阻需滿(mǎn)足大于 500?VBUS 的條件，以此保障人身安全。當(dāng)絕緣電阻出現(xiàn)劣化時(shí)，絕緣監(jiān)測(cè)電路應(yīng)迅速識(shí)別并發(fā)出報(bào)警信號(hào)。絕緣監(jiān)測(cè)電路的推薦應(yīng)用電路如圖 1.1 所示。K1 及 K2 為納芯微固態(tài)繼電器（Solid - State Relay, SSR）在絕緣監(jiān)測(cè)電路中的主要應(yīng)用位置，該芯片采用低壓側(cè)控制，其低壓側(cè)參考地為車(chē)身地。此應(yīng)用電路每隔 2 - 3 秒，通過(guò) K1、K2 開(kāi)關(guān)來(lái)測(cè)量絕緣監(jiān)測(cè)電路 Rp、Rn 的阻值，并通過(guò)開(kāi)關(guān) K3 控制絕緣監(jiān)測(cè)電路的工作狀態(tài)。在絕緣監(jiān)測(cè)過(guò)程中，K3 處于常閉狀態(tài)。通過(guò)對(duì)不同開(kāi)關(guān)狀態(tài)下電壓的測(cè)量和計(jì)算，可得出絕緣電阻的計(jì)算公式。
  

  

  
  圖 1.1 絕緣監(jiān)測(cè)電路推薦應(yīng)用電路

器件選型

• 電阻選型
  • 電阻選型考量：在電路設(shè)計(jì)中，通常令 R1 = R2＜R3 = R4，這其中存在多方面的設(shè)計(jì)考量。從 ADC 輸入電壓方面來(lái)看，R5 上的電壓需始終小于 ADC 的輸入電壓，且值應(yīng)接近 ADC 的輸入電壓，以確保 ADC 的輸出精度，進(jìn)而得到 R5、R4 的比例關(guān)系。對(duì)于 ADC 內(nèi)阻，R5 作為 ADC 采樣的輸入口，其阻值要小于 ADC 的內(nèi)阻。同時(shí)，在 K1 和 K2 開(kāi)關(guān)過(guò)程中，監(jiān)測(cè)電路中的 R1 和 R2 分別并聯(lián)在 Rp 和 Rn 上，若 R1、R2 過(guò)小，會(huì)使實(shí)際的絕緣電阻 Rp//R1 和 Rn//R2 大幅降低。此外，為了保證識(shí)別精度，結(jié)合公式 (4)，當(dāng) Rp//R3 劣化到小于臨界值 500?VBUS 后，MCU 需能識(shí)別到絕緣電阻劣化并報(bào)警，因此需要較小的 R2，使 Vp2 和 Vn2 在數(shù)值上有足夠差異以抵消 ADC 精度誤差。在實(shí)際系統(tǒng)中，部分客戶(hù)車(chē)身地和電池地中間并聯(lián) Y 電容，存在 RC 充放電過(guò)程，R1、R2 需小一些以減少 settle time，但如果取得過(guò)小，會(huì)使 K1、K2 閉合時(shí)的并聯(lián)等效阻抗 Rp//R3//R1、Rn//(R4 + R5)//R2 偏小，對(duì)人身安全造成威脅。
  • 400V/800V 系統(tǒng)推薦電阻值：基于上述分析，可參考以下表格設(shè)計(jì)絕緣監(jiān)測(cè)電路分壓電阻。
    

    

    
    表 2.1 400V 系統(tǒng)推薦電阻選型
    

    

    
    表 2.2 800V 系統(tǒng)推薦電阻選型
• 繼電器選型
  • 繼電器漏電流對(duì)監(jiān)測(cè)精度影響：當(dāng)絕緣電阻劣化到小于 500?VBUS 時(shí)，系統(tǒng)應(yīng)及時(shí)報(bào)警。以 VBUS = 800V 的系統(tǒng)為例，按標(biāo)準(zhǔn)要求絕緣電阻應(yīng)大于 400kΩ。若 K1、K2 上漏電流小于 1μA，其等效阻抗大于 800MΩ，遠(yuǎn)大于絕緣電阻 Rp、Rn，對(duì) 400kΩ 測(cè)量帶來(lái)的誤差小于 0.05%；若漏電流為 10μA，其等效阻抗等于 400MΩ，測(cè)量誤差約為 0.5%。由此可見(jiàn)，漏電流越大，對(duì)測(cè)量精度的影響越大。選用漏電流小 (<1μA) 的納芯微 SSR 產(chǎn)品來(lái)實(shí)現(xiàn) K1、K2 的開(kāi)通、關(guān)斷功能，有助于提升測(cè)量精度，避免誤報(bào)警。
  • 繼電器可靠性對(duì)系統(tǒng)可靠性的影響：傳統(tǒng)機(jī)械繼電器開(kāi)關(guān)壽命有限，達(dá)到開(kāi)關(guān)次數(shù)后，系統(tǒng)絕緣監(jiān)測(cè)功能會(huì)失效，存在嚴(yán)重的人身安全隱患，因此已基本退出此應(yīng)用場(chǎng)景。目前傳統(tǒng) PhotoMOS 使用較多，它在控制側(cè)發(fā)光二極管 (LED) 通電流后，光敏二極管接收光照射，由光電效應(yīng)產(chǎn)生電流控制高壓側(cè) MOS 導(dǎo)通。然而，LED 長(zhǎng)時(shí)間使用后發(fā)光強(qiáng)度會(huì)降低，主流光耦供應(yīng)商預(yù)測(cè)，1000 小時(shí)后閾值電流會(huì)升高 10%，11 年后閾值電流需提高 5 倍以上。若按數(shù)據(jù)手冊(cè)中的閾值電流設(shè)計(jì)，光敏二極管接收到的能量不足，會(huì)導(dǎo)致誤碼失效。雖可通過(guò)設(shè)計(jì)較大輸入電流解決光衰問(wèn)題，但更大電流會(huì)帶來(lái)更高溫度，高溫會(huì)降低發(fā)光二極管將電信號(hào)轉(zhuǎn)化為光信號(hào)和光敏二極管將光信號(hào)轉(zhuǎn)化為電信號(hào)的效率，且由于高溫壽命問(wèn)題，PhotoMOS 一般限制在 85°C 環(huán)境溫度下。相比之下，采用容隔或者磁隔的固態(tài)繼電器替代類(lèi)似光耦的 PhotoMOS，可極大提高系統(tǒng)的可靠性。納芯微開(kāi)發(fā)的 NSI7258 固態(tài)繼電器通過(guò)了 EMI CISPR25 CLASS 5 標(biāo)準(zhǔn)，采用高可靠電容隔離技術(shù)，將強(qiáng)大的技術(shù)創(chuàng)新能力與車(chē)規(guī)高可靠性的質(zhì)量管理體系相結(jié)合，為絕緣監(jiān)測(cè)系統(tǒng)提供了高性能、高可靠性的解決方案。
    

    

    
    圖 3.1 PhotoMOS 原理
    

    

    
    圖 3.2 NSI7258 EMI 測(cè)試結(jié)果

絕緣監(jiān)測(cè)應(yīng)用中的 EMS 注意項(xiàng)及推薦解決方案

• 絕緣監(jiān)測(cè)應(yīng)用潛在 EMS 問(wèn)題：在新能源汽車(chē)中，電子組件的可靠性對(duì)整車(chē)性能至關(guān)重要。特別是在惡劣電磁干擾環(huán)境下，確保車(chē)輛集成的各單元正常運(yùn)作，符合電磁兼容性標(biāo)準(zhǔn)是關(guān)鍵問(wèn)題。諸如輻射抗擾 (RI)、大電流注入 (BCI)、手持發(fā)射機(jī)抗擾 (PTI) 等部分 EMS 測(cè)試，可等效為在芯片的高、低壓側(cè)兩端加一高頻電流源。盡管電路板上及空間中存在寄生電容高頻電流泄放路徑，但仍會(huì)有部分電流直接注入芯片內(nèi)部。在電流頻率較高時(shí) (約幾百 MHz)，隔離電容呈現(xiàn)阻抗相對(duì)較低，成為潛在電流通路，且當(dāng)電路上無(wú)其他高頻電流泄放路徑設(shè)計(jì)時(shí)，電流將穿過(guò)隔離電容，經(jīng)由芯片高壓側(cè)回流至低壓側(cè)，形成電流環(huán)路，可能干擾芯片正常工作。BMS 系統(tǒng)產(chǎn)品在設(shè)計(jì)驗(yàn)證環(huán)節(jié)中，需要進(jìn)行系統(tǒng) ESD 測(cè)試，其中下電模式用于模擬產(chǎn)品在制造、組裝、測(cè)試、存放及搬運(yùn)等過(guò)程中，因人為接觸導(dǎo)致人體積累的靜電的泄放過(guò)程，評(píng)估產(chǎn)品抵抗靜電放電破壞的能力。在該測(cè)試中，需將 ESD 槍的地接至設(shè)備機(jī)殼地，放電點(diǎn)為暴露在表面的零部件 (機(jī)殼、螺絲等) 及人能直接接觸到的接插件的每個(gè) Pin 腳，且通常需要通過(guò) ±8kV 測(cè)試需求。由于固態(tài)繼電器產(chǎn)品跨接在 BMS 系統(tǒng)高壓域與低壓域間，若芯片位置設(shè)計(jì)不合理，±8kV 的 ESD 電壓將直接施加在芯片隔離帶兩側(cè)，且無(wú)其他 ESD 電流泄放路徑。
  

  

  
  圖 4.1 部分 EMS 測(cè)試等效模型
  

  

  
  圖 4.2 系統(tǒng) ESD 測(cè)試等效模型
• 推薦應(yīng)用電路分析：在絕緣監(jiān)測(cè)應(yīng)用電路中，推薦將 SSR 放至電橋中點(diǎn)兩側(cè)，經(jīng)過(guò)大分壓電阻 R1、R2 后再與高壓母線(xiàn) VBUS + 及 VBUS - 連接。以 K1 為例，由于 K1 的 D1、D2 引腳至高壓母線(xiàn)及線(xiàn)路上均存在大分壓電阻，使得高頻干擾電流難以灌入 SSR 芯片，同時(shí) K3 導(dǎo)通，進(jìn)一步提供了高頻干擾電流泄放路徑。當(dāng)系統(tǒng)注入干擾時(shí)，干擾電流流通路徑為 VBUS + → R1 → K1 導(dǎo)通電阻 RDSON→ K3 導(dǎo)通電阻 RDSON→ 車(chē)身地 GND，不會(huì)流經(jīng) SSR 隔離電容，SSR 受干擾誤工作風(fēng)險(xiǎn)低。同時(shí)，推薦在芯片低壓側(cè)串聯(lián)磁珠，用以進(jìn)一步增大芯片低壓側(cè)的線(xiàn)路阻抗，阻礙高頻電流流入芯片。考慮到隔離電容在高頻情況下更容易穿過(guò)電流，推薦使用阻抗在 100MHz - 400MHz 頻段內(nèi)較高的磁珠，可有效阻礙干擾電流。在系統(tǒng) ESD 下電模式測(cè)試中，ESD 電壓將施加在 VBUS + 、VBUS - 與車(chē)身地 GND 之間。對(duì)于 K1、K2 及 K3，由于在 ESD 路徑上存在兆歐級(jí)限流電阻，可保護(hù)芯片。而電路的欠佳設(shè)計(jì)如圖 4.2 所示，K2 與 R2 位置互換，直接與 HV - 相連，使得 K1 與 K2 表現(xiàn)出不同的 EMS 及 ESD 性能。由于缺少分壓大電阻的阻擋，高頻電流將直接通過(guò) D2 引腳注入 K2，同時(shí)，由于 K2 的 D1 引腳與電橋中點(diǎn)間存在大分壓電阻 R2，隔離電容的阻抗相對(duì)更小，干擾電流無(wú)法經(jīng)由 K3 流至車(chē)身地 GND，而是直接經(jīng)過(guò) K2 的隔離電容回到車(chē)身地。干擾電流流通路徑為 HV - → K2 隔離電容 CISO→ 車(chē)身地 GND。由于電流流經(jīng) SSR 隔離電容，SSR 存在受干擾誤工作風(fēng)險(xiǎn)。同時(shí)，在系統(tǒng) ESD 測(cè)試中，ESD 電壓將由 K2 的隔離電容直接承壓，當(dāng)施加的 ESD 電壓過(guò)高，將導(dǎo)致芯片損壞。
  

  

  
  圖 4.3 絕緣監(jiān)測(cè)欠佳設(shè)計(jì)
• 推薦 PCB 布局：PCB 板布局對(duì) EMS 性能非常重要。根據(jù)上述電路優(yōu)化設(shè)計(jì)思路，給出如下 PCB 電路設(shè)計(jì)參考。側(cè)和二次側(cè)必須物理隔離，爬電距離和間隙必須符合適用于該應(yīng)用的安全標(biāo)準(zhǔn)，考慮到一般 PCB 電路板為 CTIⅢ 級(jí)，需進(jìn)行開(kāi)槽以保證足夠的爬電。為保證足夠的抗共模干擾性能，應(yīng)充分注意 PCB 板上走線(xiàn)，考慮分布寄生電容的影響，避免因同層、跨層走線(xiàn)過(guò)近，產(chǎn)生寄生低阻抗路徑，使干擾電流在芯片高壓側(cè)直接注入芯片 D1、D2 引腳。同時(shí)，在磁珠附近，應(yīng)避免大面積鋪地，避免電流通過(guò)空間電容繞過(guò)磁珠，降低磁珠效果。經(jīng)實(shí)驗(yàn)驗(yàn)證，該推薦電路可通過(guò) 100k - 400MHz ISO11452 - 4 Level 4 的 BCI 測(cè)試及 ±10kV 的系統(tǒng) ESD 測(cè)試。
  

  

  
  圖 4.4 絕緣監(jiān)測(cè)推薦原理圖