為什么我們需要與高速 Logic 系列匹配的端接?
出處:網(wǎng)絡(luò)整理 發(fā)布于:2025-01-10 16:34:21
電信號(hào)在通過電線時(shí)具有有限的速度。速度的確切值取決于導(dǎo)線的特性,但我們可以假設(shè)其速度大約是光速的一半,接近12×3×108米/秒。因此,電信號(hào)需要大約 1 納秒 (ns) 才能通過 15 厘米 (cm) 的電線傳播。
信號(hào)上升和下降時(shí)間
現(xiàn)在,假設(shè)我們有一個(gè)快速邏輯系列,其上升和下降時(shí)間約為 1 ns。如果我們將這個(gè)高速 logic 連接到一條相對(duì)較長(zhǎng)的導(dǎo)線上,這會(huì)引入與信號(hào)上升時(shí)間相當(dāng)?shù)难舆t,會(huì)發(fā)生什么情況?
正如您可能已經(jīng)猜到的那樣,在這種情況下,我們可能無法將電線視為理想的零延遲導(dǎo)體。事實(shí)上,logic gate 可能會(huì)將電壓轉(zhuǎn)換應(yīng)用于導(dǎo)線的開頭,而導(dǎo)線的另一端仍然具有其先前的電壓值。這種現(xiàn)象會(huì)給我們帶來麻煩嗎?我們將在本文后面回答這個(gè)問題。首先,我們將討論傳輸線。
傳輸線
當(dāng)我們處理高速信號(hào)時(shí),我們通常需要從傳輸線而不是普通電線的角度來考慮。傳輸線需要特殊的分析技術(shù),并且要更加注意導(dǎo)體和接地屏蔽之間的距離或 PCB 走線的尺寸等細(xì)節(jié)。傳輸線可以按如下方式建模:

圖 1. 點(diǎn)擊放大。
傳輸線被分成更小的部分,每個(gè)部分都使用一些無源元件進(jìn)行建模。如圖所示,這些無源元件沿導(dǎo)線分布。在這里,R 和 G 分別代表導(dǎo)線的電阻和分隔導(dǎo)體的電介質(zhì)的電導(dǎo)。L 和 C 代表傳輸線的電感和電容。
請(qǐng)注意,傳輸線的分布式元件模型通常使用無限系列的單元,如下圖 2 所示。

圖 2. 用于對(duì)傳輸線進(jìn)行建模的單元原理圖。圖片由Omegatron提供 [CC BY-SA 3.0]
在圖 2 中,分量 R、L、G 和 C 的值是按單位長(zhǎng)度指定的。但是,在圖 1 所示的模型中,分量的值不是每單位長(zhǎng)度。在圖 1 中,我們假設(shè)給定長(zhǎng)度的傳輸線被分成足夠小的段(或者等效地,n 足夠大),以便每個(gè)段都可以由一些無源元件表示。使用這個(gè)模型,我們將直觀地了解傳輸線中的電波反射。為了簡(jiǎn)化本文的討論,我們假設(shè) wire 是無損的 (R = G = 0)。這將得到圖 3 所示的模型。

圖 3. 點(diǎn)擊放大。
如上所述,我們打算基于無損傳輸線的電路模型來發(fā)展對(duì)反射現(xiàn)象的直觀理解。雖然下面給出的波形的整體形狀可以通過電路仿真來驗(yàn)證,但從電路仿真器獲得的波形(示例在文章末尾給出)與本主題的更多理論討論中提供的簡(jiǎn)化圖之間可能存在差異。但是,本文的主要目標(biāo)不是討論確切的波形;相反,我們想通過用電路模型替換傳輸線來解釋電波反射。
現(xiàn)在,讓我們使用圖 3 中的模型來檢查將高速邏輯門連接到相對(duì)于信號(hào)上升時(shí)間較長(zhǎng)的導(dǎo)線。
無限長(zhǎng)的傳輸線
首先,假設(shè) gate 連接到無限長(zhǎng)的傳輸線。圖 4 顯示了從低到高的轉(zhuǎn)變模型。在此圖中,Rs 是從邏輯低電平到邏輯高電平時(shí)柵極的輸出阻抗,Vs 是邏輯高電壓。在本文中,我們將假設(shè)柵極的輸出電阻 Rs 等于√LC。本文末尾將解釋此假設(shè)的原因。

圖 4. 點(diǎn)擊放大。
在圖 4 中,我們假設(shè)了從低到高的非常突然的轉(zhuǎn)變。該圖顯示,沿線路較遠(yuǎn)的單元格經(jīng)歷更大的延遲,即t3 > t2 > t1。另外,請(qǐng)注意,當(dāng)輸入源應(yīng)用從 0 到 Vs 的轉(zhuǎn)換時(shí),電池的電壓轉(zhuǎn)換是從 0 到 kVs!因子 k 小于 1;我們不會(huì)進(jìn)行推導(dǎo)值所需的數(shù)學(xué)運(yùn)算。
我們假設(shè)這條線是無限長(zhǎng)的。因此,導(dǎo)線上總有一個(gè)電池尚未經(jīng)歷電壓轉(zhuǎn)換。導(dǎo)致該特定電池轉(zhuǎn)換的電流必須由放置在導(dǎo)線開頭的電壓源提供。該電流必須流經(jīng)更靠近源極的電池,并終輸送到經(jīng)歷電壓轉(zhuǎn)換的電池。由于電流從源流向?qū)Ь€,我們可以得出結(jié)論,電池兩端產(chǎn)生的電壓小于 Vs(即 k<1)。
可以證明因子 k 等于Z0Z0+RS,其中Z0是傳輸線的特性阻抗。特性阻抗由傳輸線的幾何形狀和材料決定,對(duì)于均勻的線路,不取決于其長(zhǎng)度。
現(xiàn)在我們已經(jīng)熟悉了電波通過無限長(zhǎng)的導(dǎo)線傳播,讓我們看看沿短路傳輸線的傳播,如圖 5 所示。為了簡(jiǎn)化我們的討論,我們?cè)趫D中只顯示了四個(gè)單元格。

圖 5. 點(diǎn)擊放大。
該圖顯示了t
然而,對(duì)于t>T,兩條電路表現(xiàn)出不同的行為。在圖 5 中,第四節(jié)電池的輸出被迫保持在零伏。短路實(shí)際上也為以前的電池放電提供了一條路徑。這就是為什么在一段時(shí)間后,V3將表現(xiàn)出向零的過渡。這反過來會(huì)導(dǎo)致V2在一段時(shí)間后歸零。因此,我們得到終波形,如圖 6 所示。

圖 6. 點(diǎn)擊放大。
開路傳輸線
現(xiàn)在,我們來看看電波沿開路傳輸線的傳播,如圖 7 所示。同樣,為了簡(jiǎn)化我們的討論,我們?cè)趫D中只顯示了四個(gè)單元格。

圖 7. 點(diǎn)擊放大。
該圖還描述了 t T 的波形

圖 8. 點(diǎn)擊放大。
反射系數(shù)
為了統(tǒng)一處理這個(gè)問題,我們可以定義一個(gè)反射系數(shù):
ρ=ZtermZ0Zterm+Z0
其中Zterm和Z0是傳輸線的端接阻抗和特性阻抗。例如,考慮圖 6 中所示的波形。在這種情況下,終止阻抗為零,得到ρ=?1。這意味著圖 5 所示的原始波形將以 -1 的反射系數(shù)進(jìn)行反射。換句話說,幅度等于原始波但極性相反的波將從傳輸線的短路端反射。
對(duì)于圖 8 的波形,終止阻抗是無窮大的,得到ρ=1。因此,等于原始波的波將從傳輸線的開路端反射。將反射波形添加到原始波形中,可以得到圖 8 所示的波形。
避免反射
上面的討論顯示了端接傳輸線的電阻的重要性。從示例中可以看出,不同的終端電阻會(huì)導(dǎo)致不同的反射系數(shù)。我們?nèi)绾伪苊夥瓷洌?/p>
我們觀察到,當(dāng)傳輸線為無限長(zhǎng)時(shí),沒有反射。在實(shí)踐中,我們不能有無限長(zhǎng)的傳輸線,但我們可以使用等于線路特性阻抗的端接電阻來避免反射。這也可以使用等式 1 來驗(yàn)證,該方程式給出Zterm=Z0的ρ=0。例如,當(dāng)正參考射極耦合邏輯 (PECL) 通過傳輸線驅(qū)動(dòng)負(fù)載時(shí),我們將傳輸線端接到接近線路特性阻抗的電阻。如圖 9 所示。

圖 9.Thevenin 端接,用于驅(qū)動(dòng) 50 傳輸線的 PECL 柵極。圖片由 idt 提供。
在圖 9 的示例中,終止電阻為R1||R2=50Ω等于線路的特性阻抗。值得注意的是,除了提供匹配的端接外,電阻器的值還決定了 PECL 接收器輸入的直流電平。在本例中,選擇電阻器將輸入的 DC 電平設(shè)置為約 1.3V。
在上面的例子中,我們看到當(dāng)Zterm不等于Z0時(shí),傳輸線的末端可以反映傳播波。需要注意的是,如果源電阻 Rs 不等于Z0,則當(dāng)?shù)竭_(dá)傳輸線的起點(diǎn)時(shí),反射波本身可以被重新反射。由于無損傳輸線的特性阻抗等于√LC,因此我們?cè)谖恼麻_頭假設(shè)了Rs=√LC,以避免反射波的重新反射。
如果 logic gate 的上升時(shí)間長(zhǎng)于 2T,其中 T 是導(dǎo)線的延遲,那么我們可以忽略反射。在這種情況下,反射返回,而輸入仍在上升,因此我們將有一個(gè)稍微減慢且“顛簸”的上升沿,但整體功能會(huì)很好。
一些模擬
在前面的部分中,我們使用電路模型來檢查沿傳輸線的電波反射?,F(xiàn)在,我們將看看從電路仿真中獲得的一些波形。在這些仿真中,我們級(jí)聯(lián)了 20 個(gè) LC 單元來模擬假設(shè)的傳輸線。與圖 5 所示的原理圖類似,傳輸線的末端短路。從低到高的過渡應(yīng)用于此傳輸線的起點(diǎn)。在圖 10 所示的個(gè)仿真波形中,我們選擇了 L = 2.5 nH 和 C = 1 pF。在此圖中,紅色曲線是施加到傳輸線輸入端的脈沖,藍(lán)色曲線是在第 10 節(jié)電池輸出端觀察到的電壓。如您所見,起初,我們有一個(gè)從低到高的過渡。然后,經(jīng)過一段時(shí)間的延遲后,波形表現(xiàn)出從高電平到低電平的過渡。這與我們?yōu)閳D 5 獲得的波形一致。然而,與圖 5 的波形不同,圖 10 中有一些振鈴行為。

圖 11. L = 2.5 nH 和 C = 1 pF 的短路傳輸線模型的仿真波形。點(diǎn)擊放大。
現(xiàn)在,我們將 L 和 C 的值更改為 0.05 nH 和 0.02 pF。在這種情況下,波形如圖 11 所示。

圖 11.L = 0.05 nH 和 C = 0.02 pF 的短路傳輸線模型的仿真波形。點(diǎn)擊放大。
將圖 10 與圖 11 進(jìn)行比較,我們觀察到可能存在也可能不存在振鈴效應(yīng),但整體行為如本文所述:遠(yuǎn)端有短路線路,由于波反射現(xiàn)象,電壓波形返回為零伏。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- TTL、RS232、485 到底能傳輸多遠(yuǎn)距離2025/9/16 15:43:19
- 信號(hào)之時(shí)域如何轉(zhuǎn)換成頻域2025/9/2 17:19:53
- 探究 TVS 布局與靜電放電防護(hù)效果之間的內(nèi)在聯(lián)系2025/9/1 16:45:12
- 高扇出信號(hào)線優(yōu)化技巧(下)2025/8/28 16:10:19
- 高扇出信號(hào)線的優(yōu)化策略(上)2025/8/28 16:05:16
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號(hào)連接器設(shè)計(jì)要點(diǎn)
- PCB焊盤與過孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)
- 汽車電子常用電子元器件選型指南
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析









