靜電放電測(cè)試標(biāo)準(zhǔn)——理解和比較差異
出處:維庫電子市場(chǎng)網(wǎng) 發(fā)布于:2024-12-18 16:20:30
通過應(yīng)用與 1 MO 電阻器和 100 pF 電容器串聯(lián)的高壓電源來設(shè)置測(cè)試程序。電容器充滿電后,將電容器從高壓電源和串聯(lián)電阻上移除,并使用開關(guān)與 1.5 kΩ 電阻和被測(cè)設(shè)備 (DUT) 串聯(lián)。因此,電壓通過電阻器和 DUT 完全耗散。圖 1 表示上述電路。高壓電源的值根據(jù)測(cè)試級(jí)別的不同而變化,范圍為 0.5 kV 至 15 kV。

圖 2 顯示了典型的示波器讀數(shù),當(dāng)電容器開始放電時(shí),初始電流尖峰高達(dá) 1.4A 至 1.5A,然后逐漸下降,直到在大約 500 納秒時(shí)漸近接近零安培。在傳統(tǒng)人體模型測(cè)試中,被測(cè)設(shè)備在單次放電事件中所能承受的功率為22.5 kW。 (請(qǐng)始終記住,功率 [W] = 電流 [A] · 電壓 [V]。)

機(jī)器型號(hào)
機(jī)器模型 (MM) 設(shè)備級(jí)測(cè)試初于 20 世紀(jì) 90 年代開發(fā),如今已不太常見。此時(shí),為了增加產(chǎn)量,工業(yè)自動(dòng)化制造站點(diǎn)變得越來越受歡迎。這些機(jī)器在打開后就會(huì)帶電,并且在接觸后會(huì)向電子元件放電。因此,MM 被作為模擬此類 ESD 事件的測(cè)試。 MM 中常見的故障模式與人體模型類似,例如結(jié)損壞、金屬層熔化以及柵極氧化物損壞。
MM 的測(cè)試程序采用與電阻器和 200 pF 電容器串聯(lián)的高壓電源進(jìn)行設(shè)置。電容器充滿電后,將電容器從高壓電源和串聯(lián)電阻器上移除,然后使用開關(guān)串聯(lián)至 0.5 ?H 電感器和被測(cè)設(shè)備 (DUT)。電感器和電容器電壓通過 DUT 耗散。圖 3 是 MM 測(cè)試電路的示意圖。高壓電源的傳統(tǒng)值可能有所不同,但常見的范圍是 50V 至 400V。

當(dāng)查看示波器測(cè)量電流隨時(shí)間變化的情況時(shí)(圖 4),您可以看到 RLC 電路場(chǎng)景會(huì)產(chǎn)生交流電。電流達(dá)到約 ±3 安培,大約是 HBM 峰峰值電流幅度的四倍。此外,MM 的耗散時(shí)間要長(zhǎng)得多,因?yàn)樗?900 ns 時(shí)仍漸近地接近零安培。圖 4 顯示了典型的瞄準(zhǔn)鏡鏡頭。 DUT 在 MM 放電事件期間經(jīng)歷的功耗約為 1.2 kW。

此外,MM 的一個(gè)有趣之處在于,它要求 DUT 上的每個(gè)引腳都按照其標(biāo)準(zhǔn)進(jìn)行測(cè)試。電子芯片安裝在專門設(shè)計(jì)的負(fù)載板上,該負(fù)載板與自動(dòng) ESD 測(cè)試儀連接。每個(gè)引腳都經(jīng)過單獨(dú)測(cè)試,而板上的其他引腳則接地。執(zhí)行此過程直至測(cè)試完所有引腳。圖 5 提供了如何進(jìn)行測(cè)試的圖形圖像。

帶電設(shè)備型號(hào)
帶電設(shè)備模型 (CDM) 設(shè)備級(jí)測(cè)試程序是對(duì)自動(dòng)化制造環(huán)境中經(jīng)常發(fā)生的情況的模擬。眾所周知,機(jī)器可以無限期地保持運(yùn)行狀態(tài)。這會(huì)導(dǎo)致電子 IC 隨著時(shí)間的推移而帶電。當(dāng)該部件與接地導(dǎo)體接觸時(shí),所建立的殘余電容就會(huì)被放電。對(duì)于 CDM 測(cè)試,將 DUT 背面朝上放置在測(cè)試板上。
金屬場(chǎng)板和 DUT 由絕緣材料隔開,該絕緣材料充當(dāng)兩個(gè)物體之間的電容器。然后將金屬場(chǎng)板連接到高壓電源并升高到所需的 CDM 測(cè)試電壓電平。然后,探針接近發(fā)生 ESD 事件的被測(cè)特定引腳。這可以通過監(jiān)視被測(cè)引腳的接地連接來驗(yàn)證。在 DUT 的每個(gè)引腳上重復(fù)此測(cè)試,以獲得三個(gè)正脈沖和三個(gè)負(fù)脈沖。這導(dǎo)致每個(gè)引腳總共放電六次。圖6 顯示了帶電器件模型的等效電路。

圖 7中的示波器截圖 表明 CDM 放電是一個(gè)極快的瞬態(tài)。它多需要幾納秒,這使得測(cè)試和建模變得困難。該測(cè)試的結(jié)果是在不到 1 ns 的時(shí)間內(nèi)放電 5A 至 6A 的高電流。電流已經(jīng)消散了 5 ns,這使得這是一個(gè)非常簡(jiǎn)潔但也非常不穩(wěn)定的設(shè)備測(cè)試。由于這種快速瞬態(tài),CDM 測(cè)試中常見的故障模式包括柵極氧化層損壞、電荷捕獲和結(jié)損壞。圖 7 顯示了 CDM 測(cè)試期間的電流波形。

設(shè)備級(jí)測(cè)試總結(jié)
HBM、MM 和 CDM 是常用的電子元件 ESD 器件級(jí)測(cè)試程序。表 1 總結(jié)了它們的異同。

靜電放電抗擾度
ESD 抗擾度測(cè)試(圖 8)是模擬人體對(duì)電子元件的靜電放電的系統(tǒng)級(jí)測(cè)試。人體在低相對(duì)濕度、低電導(dǎo)率地毯或乙烯基服裝上可能會(huì)產(chǎn)生靜電。為了模擬放電事件,ESD 發(fā)生器向被測(cè)設(shè)備 (EUT) 施加 ESD 脈沖。這可以通過兩種方式發(fā)生。
種是 通過與 EUT 直接接觸,這稱為接觸放電,因?yàn)榻佑|是與 EUT 進(jìn)行物理接觸。第二種是通過與 EUT 間接接觸, 通過空氣進(jìn)行放電。該測(cè)試稱為氣隙放電。該測(cè)試由國(guó)際電工委員會(huì) (IEC) 根據(jù) IEC61000-4-2 ESD 抗擾度測(cè)試規(guī)范定義。
該測(cè)試的特點(diǎn)是上升時(shí)間短,小于 10 ns,脈沖寬度約為 100 ns,表明是低能量靜態(tài)脈沖。 ESD 抗擾度測(cè)試要求至少進(jìn)行 10 次正極性和負(fù)極性放電,建議放電間隔時(shí)間為一秒。因此,EUT 將針對(duì) ESD 抗擾系統(tǒng)級(jí)規(guī)范進(jìn)行至少 20 次測(cè)試。圖 8顯示了測(cè)試的有用圖形表示,供您參考。


圖 8. 根據(jù) IEC61000-4-2 進(jìn)行 ESD 抗擾度測(cè)試。

圖 9. ESD 器件和系統(tǒng)級(jí)測(cè)試之間的比較。
抗 EFT 能力
IEC61000-4-4的系統(tǒng)級(jí)測(cè)試標(biāo)準(zhǔn)被稱為電快速瞬變(EFT)抗擾度測(cè)試模型(圖10)。 EFT 抗擾度測(cè)試模擬日常環(huán)境中因關(guān)閉感性負(fù)載、繼電器觸點(diǎn)彈跳以及直流或通用電機(jī)運(yùn)行而導(dǎo)致的瞬態(tài)。該測(cè)試對(duì)所有電源線、信號(hào)線和地線進(jìn)行。這也稱為突發(fā)抗擾度測(cè)試。
突發(fā)被定義為具有有限持續(xù)時(shí)間的脈沖序列。在 EFT/突發(fā)抗擾度測(cè)試中,突發(fā)發(fā)生器產(chǎn)生一系列測(cè)試脈沖,在不到 100 ns 的時(shí)間內(nèi)衰減至其峰值的 50%。下一個(gè)相鄰脈沖通常是 1 ?s 后。典型的突發(fā)持續(xù)時(shí)間為 15 ms。突發(fā)周期,即從一個(gè)突發(fā)開始到下一個(gè)突發(fā)的時(shí)間,為 300 ms。該循環(huán)重復(fù) 10 秒,之后 10 秒不進(jìn)行測(cè)試。這代表一個(gè)測(cè)試周期。
此操作必須重復(fù)總共 6 次,總時(shí)間為 110 秒。 EFT/突發(fā)脈沖群抗擾度測(cè)試的重要性在于其脈沖上升時(shí)間短、重復(fù)率高以及能量含量低。
雖然 EFT 的快速上升時(shí)間和低能量含量與 ESD 脈沖有些相似,但每個(gè)測(cè)試周期的脈沖數(shù)量卻并非如此。假設(shè)脈沖前沿之間的間隔為 1 μs,則持續(xù)時(shí)間 15 ms 的 EFT 突發(fā)至少包含 15000 個(gè)脈沖。乘以 10 秒窗口內(nèi)的突發(fā)數(shù)量,即 10 秒 / 300 毫秒 = 33.3 突發(fā),每 10 秒窗口產(chǎn)生 500,000 個(gè)脈沖。因此,應(yīng)用六個(gè)具有 10 秒暫停間隔的 10 秒窗口會(huì)在 110 秒內(nèi)產(chǎn)生 300 萬個(gè)脈沖。
由于 EFT 測(cè)試不涉及導(dǎo)體的直接接觸,而是通過電容鉗進(jìn)行間接應(yīng)用,因此選擇具有內(nèi)部屏蔽的適當(dāng)工業(yè)級(jí)布線可以通過大幅衰減 EFT 能量的耦合來對(duì) DUT 產(chǎn)生巨大的補(bǔ)救措施進(jìn)入導(dǎo)體。圖 10 提供了 EFT/突發(fā)脈沖群抗擾度測(cè)試的圖形表示,供您參考。


圖 10. 根據(jù) IEC61000-4-4 進(jìn)行 EFT 抗擾度測(cè)試。
浪涌抗擾度浪涌抗擾度測(cè)試 IEC61000-4-5(圖 11)是電流和持續(xù)時(shí)間點(diǎn)上嚴(yán)格的瞬態(tài)抗擾度測(cè)試。然而,其應(yīng)用往往僅限于長(zhǎng)信號(hào)線和電源線(L > 30m)。浪涌抗擾度測(cè)試通常被稱為“雷擊測(cè)試”,因?yàn)樗M雷擊(直接雷擊或間接雷擊引起的感應(yīng)電壓和電流)引起的開關(guān)瞬態(tài),或開關(guān)電源系統(tǒng),包括負(fù)載變化和短路。
浪涌發(fā)生器的輸出波形是針對(duì)開路和短路條件指定的。開路峰值電壓與峰值短路電流之比就是發(fā)電機(jī)的輸出阻抗。該測(cè)試的特點(diǎn)是由于發(fā)生器阻抗低而產(chǎn)生高電流,并且脈沖持續(xù)時(shí)間長(zhǎng)(大約比 ESD 抗擾度和 EFT 抗擾度測(cè)試長(zhǎng) 1000 倍),表明是高能量脈沖。
該測(cè)試需要五個(gè)正浪涌脈沖和五個(gè)負(fù)浪涌脈沖,連續(xù)脈沖之間的時(shí)間間隔為一分鐘或更短。常見的程序是將暫停間隔縮短至 12 秒,從而將總測(cè)試時(shí)間減少到兩分鐘以下。雖然這種方法加劇了浪涌影響,但由于保護(hù)電路減少了脈沖之間的恢復(fù)時(shí)間,因此有助于顯著降低測(cè)試成本。 有關(guān)浪涌抗擾度測(cè)試的圖形表示,請(qǐng)參見圖 11 。


圖 11. 根據(jù) IEC61000-4-5 進(jìn)行浪涌抗擾度測(cè)試。
系統(tǒng)級(jí)測(cè)試總結(jié)系統(tǒng)級(jí)測(cè)試標(biāo)準(zhǔn)由 IEC 根據(jù) IEC61000-4 規(guī)范編制。雖然該規(guī)范系列中列出了大約 25 個(gè)系統(tǒng)級(jí)測(cè)試標(biāo)準(zhǔn),但涉及瞬態(tài)抗擾度測(cè)試的標(biāo)準(zhǔn)包括:ESD (IEC61000-4-2)、EFT/突發(fā) (IEC61000-4-4) 和浪涌/閃電 (IEC61000) -4-5)。表 2 提供了這些系統(tǒng)級(jí)測(cè)試的比較。

版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 頻譜儀精準(zhǔn) TOI 測(cè)量的設(shè)置優(yōu)化2025/9/5 16:39:30
- SiPM 測(cè)試板偏置電壓源的選擇與考量2025/9/2 15:54:57
- EMC的測(cè)試方法有幾種常見2025/8/28 17:25:45
- FCBAG封裝集成電路在失效分析中常用的檢測(cè)設(shè)備與技術(shù)2025/8/27 17:03:25
- 高端精密裝備精度測(cè)量的核心理論與實(shí)用方法2025/8/27 16:31:27
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









