示波器帶寬過大的缺點(diǎn)
出處:維庫(kù)電子市場(chǎng)網(wǎng) 發(fā)布于:2023-06-29 15:36:57
例如,考慮測(cè)量 33 MHz 正弦波。根據(jù)上面的討論,我們可以使用帶寬約為100 MHz的示波器來測(cè)量該信號(hào)。如果我們使用 8 GHz 示波器進(jìn)行此測(cè)量,則 100 MHz 至 8 GHz 范圍內(nèi)的所有噪聲分量都將進(jìn)入示波器。這些噪聲成分將使屏幕上的跡線看起來有點(diǎn)模糊。
在許多情況下,這可能不是一個(gè)嚴(yán)重的問題,但如果您希望您的產(chǎn)品通過嚴(yán)格的性能或合規(guī)性規(guī)范,您必須注意這些細(xì)節(jié)并提供產(chǎn)品輸出的演示。
采樣率
輸入信號(hào)經(jīng)過模擬前端調(diào)節(jié)后,被傳遞到 A/D 轉(zhuǎn)換器。根據(jù)奈奎斯特采樣定理,ADC f s 的采樣率必須至少是感興趣的頻率分量的兩倍。這意味著我們需要一個(gè)抗混疊濾波器來限制 ADC 輸入端信號(hào)的帶寬。在圖1中,抗混疊濾波是通過模擬前端的低通特性來實(shí)現(xiàn)的。
盡管該濾波器抑制了高頻分量,但我們沒有磚墻低通特性。當(dāng)我們移動(dòng)到更高的頻率時(shí),幅度衰減會(huì)增加,但我們不會(huì)有無限的衰減。假設(shè)我們選擇采樣頻率f s如圖 1所示。

由于我們?cè)?f s處的衰減有限,因此在此頻率出現(xiàn)的任何噪聲分量將僅被低通特性部分抑制。換句話說,ADC 輸入端的信號(hào)帶寬并沒有真正受到限制,我們可能仍然有相對(duì)較大的頻率分量高于
f
s
2
(違反奈奎斯特準(zhǔn)則)。
這將如何影響我們測(cè)量的準(zhǔn)確性?
采樣過程將以采樣頻率的倍數(shù)創(chuàng)建頻譜的副本。在 0 到 f s的頻率范圍內(nèi),我們將得到如圖 2所示的頻譜。

雖然藍(lán)色曲線是我們?cè)跀?shù)字化儀輸出處想要的光譜,但采樣過程會(huì)創(chuàng)建原始光譜(由紅色曲線描繪)的不需要的副本。藍(lán)色和紅色曲線分量的疊加為我們提供了 ADC 輸出處的數(shù)字信號(hào)的頻譜。
圖2顯示部分復(fù)制頻譜與我們所需的頻帶重疊,該頻帶位于 0 到 f BW的范圍內(nèi)。該所需頻帶應(yīng)由 A/D 轉(zhuǎn)換器后面的數(shù)字電路提取和處理。我們?cè)鯓硬拍芴崛〕鲞@個(gè)想要的頻段呢?
從 f BW到 f s -f BW的頻率分量可以通過尖銳的數(shù)字濾波器有效抑制(見圖 5)。消除這個(gè)不需要的頻帶可以得到更高效的數(shù)字電路。

復(fù)制頻譜中出現(xiàn)在 0 到 f帶寬范圍內(nèi)的部分又如何呢?
這些頻率分量無法通過在 ADC 輸出端放置濾波器來抑制。如圖 2 所示,這些不需要的分量從位于 f s -f BW到 f s范圍內(nèi)的原始頻譜部分折回。因此,我們可以通過增加采樣率(對(duì)于給定的 f BW)來抑制這些混疊分量。這樣,混疊分量經(jīng)歷的衰減就會(huì)增加。
查看圖 2。折回組件的可接受衰減是多少?
衰減應(yīng)足夠大,以使混疊分量遠(yuǎn)低于 A/D 轉(zhuǎn)換器的量化水平。在實(shí)際應(yīng)用中,對(duì)于高斯頻率響應(yīng)示波器,我們通常需要實(shí)時(shí)采樣率為示波器帶寬的4-5倍。具有平坦頻率響應(yīng)的示波器具有更尖銳的滾降。因此,大約 2.5 倍示波器帶寬的采樣率可以使此類示波器達(dá)到可接受的精度。
如果混疊嚴(yán)重,顯示的跡線會(huì)受到怎樣的影響?

圖4.圖片由是德科技提供。
正如您所看到的,當(dāng)進(jìn)行重復(fù)測(cè)量時(shí),跡線會(huì)圍繞信號(hào)邊緣擺動(dòng)。這是因?yàn)椴ㄐ沃芯哂懈怃J過渡的部分包含更高的頻率分量,并且混疊在這些區(qū)域中變得更加明顯。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 頻譜儀精準(zhǔn) TOI 測(cè)量的設(shè)置優(yōu)化2025/9/5 16:39:30
- SiPM 測(cè)試板偏置電壓源的選擇與考量2025/9/2 15:54:57
- EMC的測(cè)試方法有幾種常見2025/8/28 17:25:45
- FCBAG封裝集成電路在失效分析中常用的檢測(cè)設(shè)備與技術(shù)2025/8/27 17:03:25
- 高端精密裝備精度測(cè)量的核心理論與實(shí)用方法2025/8/27 16:31:27
- PCB焊盤與過孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)
- 汽車電子常用電子元器件選型指南
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法









