現(xiàn)代電子系統(tǒng)板的三種測(cè)序解決方案介紹
出處:電子發(fā)燒友 發(fā)布于:2019-03-08 14:33:03
現(xiàn)代電子系統(tǒng)板需要多個(gè)非隔離負(fù)載點(diǎn)(POL)穩(wěn)壓器來為眾多IC供電,如微處理器,存儲(chǔ)器,邏輯等。許多IC需要多個(gè)電壓。例如,微處理器的需要1.8 V或更低,I/O需要2.5 V或更高。在提供這些多個(gè)電壓的同時(shí),系統(tǒng)設(shè)計(jì)人員還必須確保在上電和斷電階段電壓處于正確的順序。事實(shí)上,有三種不同類型的測(cè)序解決方案:順序,比率和同步。
設(shè)計(jì)人員必須使用單獨(dú)的電路在上電和斷電模式下正確協(xié)調(diào)和排列電路板上的所有電壓,或使用具有內(nèi)置排序功能的穩(wěn)壓器模塊。
測(cè)序技術(shù)
在應(yīng)用三種測(cè)序技術(shù)中的任何一種之前,用戶應(yīng)該對(duì)每種方法有基本的了解,并知道何時(shí)使用一種方法而不是另外兩種方法。由GE Energy(以前稱為Lineage Power)生成的題為“多個(gè)模塊的測(cè)序指南”的應(yīng)用說明¹(AN04-008)提供了幫助,簡(jiǎn)要討論了所有三種測(cè)序技術(shù)。
圖1描述了應(yīng)用筆記中描述的順序方法。在該方案中,電壓通常首先出現(xiàn)并在上電期間達(dá)到其終調(diào)節(jié)值。接下來是第二個(gè)電壓,如圖1所示為VI/O,在指定的延遲后達(dá)到終值。在掉電期間,電源電壓的排序順序相反。
圖1:順序啟動(dòng)的電壓波形。
第二種技術(shù)稱為比率測(cè)序方法,其中兩種電源電壓同時(shí)達(dá)到調(diào)節(jié)點(diǎn)。但是,如圖2所示,內(nèi)核和I/O電壓具有不同的擺率,使兩個(gè)電壓幾乎同時(shí)達(dá)到其調(diào)節(jié)點(diǎn)。在比率關(guān)斷期間,兩個(gè)輸出電壓在同一時(shí)刻開始斜坡下降,但具有不同的擺率,因此它們幾乎同時(shí)達(dá)到零。
圖2:在比率測(cè)序中,兩個(gè)電源電壓同時(shí)達(dá)到調(diào)節(jié)點(diǎn)。
第三種測(cè)序方法是同時(shí)啟動(dòng)或電壓跟蹤。在這里,兩個(gè)電壓都以相同的壓擺率開始上升。在或較低電壓達(dá)到其調(diào)節(jié)水平后,I/O電壓以相同的轉(zhuǎn)換速率繼續(xù),直到達(dá)到其自身的穩(wěn)壓電壓(圖3)。在斷電排序期間,這種安排是相反的。
圖3:在同步排序中,兩個(gè)電源電壓都以相同的壓擺率開始斜坡上升。
設(shè)計(jì)實(shí)例
GE Energy等電源制造商提供具有內(nèi)置排序功能的非隔離負(fù)載點(diǎn)(POL)轉(zhuǎn)換器模塊,GE稱之為EZ-SEQUENCE。 GE Energy提供多種產(chǎn)品線,將這種額外的靈活性融入負(fù)載,這些負(fù)載需要在上電和下電階段測(cè)量電壓。具有內(nèi)置EZ-SEQUENCE功能的三個(gè)GE系列包括TLynx,Austin Lynx II和Austin MegaLynx。該測(cè)序功能可幫助工程師實(shí)施前面討論的三種測(cè)序類型中的任何一種。
所有TLynx模塊中的ON/OFF控制都可以使用外部邏輯控制以所需的順序打開和關(guān)閉它們。它通常用于實(shí)現(xiàn)順序排序方法。通常,邏輯電平信號(hào)以轉(zhuǎn)換器的接地引腳為參考。此外,根據(jù)非隔離POL模塊的類型,邏輯可以是正或負(fù)用于遠(yuǎn)程開/關(guān)控制。
為了實(shí)現(xiàn)比例或同步/跟蹤排序方法,需要在啟動(dòng)和關(guān)閉期間更地控制輸出電壓的時(shí)序和斜率。因此,該功能通過名為SEQ的附加引腳實(shí)現(xiàn)。當(dāng)電壓施加到SEQ引腳時(shí),輸出電壓一對(duì)一地跟蹤該電壓,直到輸出達(dá)到設(shè)定點(diǎn)電壓。只要使SEQ電壓的終值高于模塊的設(shè)定點(diǎn)電壓,這就允許以受控方式提出輸出電壓。
比率測(cè)序的電路配置如圖4所示。如圖所示,SEQ引腳上的比例電壓產(chǎn)生兩種不同的輸出壓擺率,每個(gè)模塊在大約相同的瞬間達(dá)到其設(shè)定點(diǎn)電壓。/p》
圖4:通過將與標(biāo)稱輸出電壓成比例的控制電壓施加到電源模塊SEQ引腳來實(shí)現(xiàn)比例測(cè)序。
圖5中繪制了具有控制電壓的SEQ引腳的比率啟動(dòng)序列以及具有相同上升時(shí)間的結(jié)果輸出電壓。
圖5:圖4中兩個(gè)模塊的比率啟動(dòng)的示波器圖。上部波形顯示跟蹤電壓,而兩個(gè)下部波形是輸出電壓。
引用的應(yīng)用筆記¹還提供了同時(shí)啟動(dòng)三個(gè)模塊的電路配置。在該同時(shí)排序中,電路使用電壓輸出模塊作為其他模塊的SEQ引腳上的控制電壓。這可確保所有輸出跟蹤電壓,直到其設(shè)定點(diǎn)電壓。下部輸出模塊的ON/OFF引腳接地或保持開路以保持模塊開啟,因?yàn)檫@些模塊的輸出現(xiàn)在通過SEQ引腳控制。
總之,電路板設(shè)計(jì)人員不僅要提供多個(gè)電壓,還要確保在上電和斷電期間為每個(gè)多電壓IC提供正確的電壓排序。電源模塊中的EZ-SEQUENCE等內(nèi)置電壓排序功能使系統(tǒng)電源設(shè)計(jì)人員的工作更輕松。通過使用序列引腳和所討論的示例中所示的電路,可以支持所有三種類型的序列 - 順序,同步/跟蹤和比例 - 。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 頻譜儀精準(zhǔn) TOI 測(cè)量的設(shè)置優(yōu)化2025/9/5 16:39:30
- SiPM 測(cè)試板偏置電壓源的選擇與考量2025/9/2 15:54:57
- EMC的測(cè)試方法有幾種常見2025/8/28 17:25:45
- FCBAG封裝集成電路在失效分析中常用的檢測(cè)設(shè)備與技術(shù)2025/8/27 17:03:25
- 高端精密裝備精度測(cè)量的核心理論與實(shí)用方法2025/8/27 16:31:27
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號(hào)連接器設(shè)計(jì)要點(diǎn)
- PCB焊盤與過孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)
- 汽車電子常用電子元器件選型指南
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析









