PCB布線什么情況下可以忽略走線寬度變化對信號產(chǎn)生的影響?
出處:電子發(fā)燒友 發(fā)布于:2018-09-26 14:13:11
首先討論阻抗變化的大小。很多電路的設(shè)計(jì)要求反射噪聲小于電壓擺幅的5%(這和信號上的噪聲預(yù)算有關(guān)),根據(jù)反射系數(shù)公式:
ρ=(Z2-Z1)/(Z2+Z1) =△Z /(△Z+2Z1)≤5%
可以計(jì)算出阻抗大致的變化率要求為:△Z/Z1≤10%
你可能知道,電路板上阻抗的典型指標(biāo)為+/-10%,根本原因就在這。
如果阻抗變化只發(fā)生,例如線寬從8mil變到6mil后,一直保持6mil寬度這種情況,要達(dá)到突變處信號反射噪聲不超過電壓擺幅的5%這一噪聲預(yù)算要求,阻抗變化必須小于10%.這有時(shí)很難做到,以FR4板材上微帶線的情況為例,我們計(jì)算一下。如果線寬8mil,線條和參考平面之間的厚度為4mil,特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆,阻抗變化率達(dá)到了20%.反射信號的幅度必然超標(biāo)。至于對信號造成多大影響,還和信號上升時(shí)間和驅(qū)動端到反射點(diǎn)處信號的時(shí)延有關(guān)。但至少這是一個(gè)潛在的問題點(diǎn)。幸運(yùn)的是這時(shí)可以通過阻抗匹配端接解決問題。
如果阻抗變化發(fā)生兩次,例如線寬從8mil變到6mil后,拉出2cm后又變回8mil.那么在2cm長6mil寬線條的兩個(gè)端點(diǎn)處都會發(fā)生反射,是阻抗變大,發(fā)生正反射,接著阻抗變小,發(fā)生負(fù)反射。如果兩次反射間隔時(shí)間足夠短,兩次反射就有可能相互抵消,從而減小影響。假設(shè)傳輸信號為1V,次正反射有0.2V被反射,1.2V繼續(xù)向前傳輸,第二次反射有-0.2*1.2 = 0.24v被反射回。再假設(shè)6mil線長度極短,兩次反射幾乎同時(shí)發(fā)生,那么總的反射電壓只有0.04V,小于5%這一噪聲預(yù)算要求。因此,這種反射是否影響信號,有多大影響,和阻抗變化處的時(shí)延以及信號上升時(shí)間有關(guān)。研究及實(shí)驗(yàn)表明,只要阻抗變化處的時(shí)延小于信號上升時(shí)間的20%,反射信號就不會造成問題。如果信號上升時(shí)間為1ns,那么阻抗變化處的時(shí)延小于0.2ns對應(yīng)1.2英寸,反射就不會產(chǎn)生問題。也就是說,對于本例情況,6mil寬走線的長度只要小于3cm就不會有問題。
當(dāng)PCB走線線寬發(fā)生變化時(shí),要根據(jù)實(shí)際情況仔細(xì)分析,是否造成影響。需要關(guān)注的參數(shù)由三個(gè):阻抗變化有多大、信號上升時(shí)間是多少、線寬變化的頸狀部分有多長。根據(jù)上面的方法大致估算一下,適當(dāng)留出一定的余量。如果可能的話,盡量讓減小頸狀部分長度。
需要指出的是,實(shí)際的PCB加工中,參數(shù)不可能像理論中那樣,理論能對我們的設(shè)計(jì)提供指導(dǎo),但不能照搬照抄,不能教條,畢竟這是一門實(shí)踐的科學(xué)。估算出的值要根據(jù)實(shí)際情況做適當(dāng)?shù)男抻?,再?yīng)用到設(shè)計(jì)中。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測試點(diǎn)設(shè)計(jì)與檢測適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









