GDDR5（Graphics Double Data Rate,圖形雙倍數(shù)據(jù)速率存儲接口，第5版）動態(tài)隨機存取圖形卡存儲技術已應用于主流移動和游戲用戶的高性能GPU（圖形處理器）。的GDDR5 技術可提供5Gb/s或更高的數(shù)據(jù)速率。高數(shù)據(jù)速率條件下，數(shù)據(jù)抖動測量是了解抖動對數(shù)據(jù)有效窗口影響的重要手段。測量并了解抖動分量可以讓設計人員盡可能減少整個系統(tǒng)設計的抖動，以確保有效且的數(shù)據(jù)傳輸。需要分離讀和寫操作從而分別進行數(shù)據(jù)有效窗口分析。GDDR5的設計包括自由運行的數(shù)據(jù)時鐘（WCK）、很小的數(shù)據(jù)單位間隔以及的非常小的讀/寫數(shù)據(jù)與WCK之間可分辨時間偏移，因此識別讀/寫數(shù)據(jù)以進行數(shù)據(jù)抖動測量十分困難且耗時。高帶寬示波器或混合信號示波器是兩類常用的數(shù)據(jù)抖動測量設備。本文將介紹僅使用高帶寬示波器4個通道的新型GDDR5數(shù)據(jù)抖動測量技術。

　　抖動對GDDR5數(shù)據(jù)的影響

　　GDDR5 SGRAM傳輸數(shù)據(jù)使用自由運行差分前向時鐘（WCK/WCK#），并在前向WCK的兩個邊沿上分別寄存并驅動輸入和輸出數(shù)據(jù)，以用于讀和寫訓練。讀/寫訓練支持數(shù)據(jù)定時和幅度電平裕量優(yōu)化。盡管JEDEC標準沒有相關規(guī)定，普遍觀點認為表征抖動特性是在如此高的數(shù)據(jù)速率傳輸條件下的重要測量任務。導致GDDR5系統(tǒng)產(chǎn)生抖動的原因，例如碼間干擾（ISI）、串擾、占空比失真（DCD）等，這些都會限制圖形卡以及存儲器控制器與DRAM接口的性能。

　　抖動是指信號跳變邊沿與理想時間的偏差。隨著數(shù)據(jù)速率的提升，定時裕量日趨嚴格，甚至每一皮秒的裕量都變得更為重要。高速據(jù)速率時代，微小的抖動都可能導致讀寫數(shù)據(jù)的數(shù)據(jù)有效窗口關閉，終增加比特誤碼率和數(shù)據(jù)采樣誤差。

　　在高數(shù)據(jù)速率（例如5Gb/s或以上）條件下，數(shù)據(jù)有效窗口非常小。系統(tǒng)中的噪聲或相鄰電信號的串擾甚至電磁干擾都極易造成信號失真和信號完整性問題，導致數(shù)據(jù)采樣誤差。實時眼圖可以提供眼圖高度和眼圖寬度測量以檢查信號完整性并預估數(shù)據(jù)有效窗口。但是，僅使用實時眼圖測量數(shù)據(jù)眼圖無法獲得完整的有效數(shù)據(jù)窗口分析和比特故障率預測。圖 1是一個具有一百萬單位間隔（測得的單位間隔）的寫數(shù)據(jù)眼圖。一百萬單位間隔的初始測量得到200ps的數(shù)據(jù)輸入有效窗口。確定性抖動（DJ）線和隨機抖動（RJ）線顯示了長時間累積的抖動效應和實際數(shù)據(jù)輸入有效窗口，即一萬億單位間隔（1e-12比特誤碼率或BER）后的tDIVW.確定性抖動通常有界、可預測并且與數(shù)據(jù)碼流相關聯(lián)，例如碼間干擾和占空比失真。隨機抖動通常為高斯抖動且無界。同其它高斯分布一樣，該分布的峰峰值將隨著數(shù)量的增加而增大。因此，總體抖動是隨機抖動乘以BER倍數(shù)因子再加上確定性抖動與。注意，圖示是寫數(shù)據(jù)的數(shù)據(jù)輸入有效窗口。您可以發(fā)現(xiàn)，抖動BER測量計算非常重要，是總抖動統(tǒng)計測量的重要組成部分，可以幫助您了解設計的數(shù)據(jù)有效窗口結果并預測設計中的錯誤率。另外，了解抖動分量和抖動源可支持設計人員降低設計抖動，確保更的數(shù)據(jù)傳輸。

圖1:顯示確定性抖動和隨機抖動對數(shù)據(jù)有效窗口影響的GDDR5寫數(shù)據(jù)眼圖。

　　使用標準4通道高帶寬示波器進行數(shù)據(jù)抖動測量

　　GDDR5系統(tǒng)設計人員面臨的挑戰(zhàn)是分離讀和寫數(shù)據(jù)以進行抖動測量。讀和寫數(shù)據(jù)使用相同的數(shù)據(jù)路徑，但它們對設計有各自不同的重要意義。許多設計人員使用混合信號示波器觸發(fā)命令協(xié)議，以獲得相應的讀和寫數(shù)據(jù)。使用混合信號示波器分離讀和寫數(shù)據(jù)需要訪問WCK和DQ以及時鐘、CS#、RAS#、CAS#和WE#等信號的能力。此方法十分繁瑣，因為信號接入會受到電路板狹小空間的限制，并且部分情況下連接多個信號可能導致嚴重的探頭負載問題。

　　高帶寬示波器可用于抖動測量。數(shù)據(jù)分離技術只需將CAS#、WE#、WCK和DQ連至示波器標配的4個模擬通道，以識別讀和寫命令。當CAS#切換至低電平，表明現(xiàn)在是某個列地操作址命令。在此條件下，命令的范圍將縮小，可能是取消選定、MRS、讀、寫、刷新或自刷新入口。如果WE#與CAS#同時設為低，則可能的命令僅包括取消選定、MRS和寫數(shù)據(jù)。通過測量可確定寫延遲并且可以使用寫延遲從取消選定與MRS中分離寫周期和。器件在取消選定命令狀態(tài)時，數(shù)據(jù)必須保持在ODT狀態(tài)。對于MRS命令，在MRS命令執(zhí)行后延遲10ns會輸出廠商ID .因此，CAS#和WE#設為低時，在寫延遲后的數(shù)據(jù)信號是寫數(shù)據(jù)。在WE#高而CAS#低跳變時，表明是取消選定、讀、刷新和自刷新入口命令。取消選定、刷新和自刷新入口命令要求數(shù)據(jù)輸出管腳為ODT狀態(tài)。如圖2所示，通過確認傳輸數(shù)據(jù)是否帶有讀延遲可以從這些命令中區(qū)分出讀命令。

圖2:使用 InfiniiScan+ 區(qū)域鑒定觸發(fā)工具分離讀命令

　　在區(qū)分并分離寫和讀數(shù)據(jù)的情況下，就可以進行抖動測量。數(shù)據(jù)輸入有效窗口（tDIVW）是有效寫數(shù)據(jù)相對各自WCK時鐘邊沿的疊加形成的窗口。測量每個數(shù)據(jù)邊沿相對于WCK時鐘邊沿的時間間隔誤差（TIE）。可以測量兩個TIE變化趨勢：WCK之前的數(shù)據(jù)跳變和WCK之后的數(shù)據(jù)跳變，然后計算tDIVW（如圖 3所示）。一旦獲得數(shù)據(jù)TIE變化趨勢，即可進行抖動分解以判定確定性抖動和隨機抖動。WCK前后數(shù)據(jù)的總抖動可計算得出，并確定在要求誤碼率條件下的tDIVW.注意，左眼圖交叉點和右眼圖交叉點的確定性抖動值不同。但是，所有隨機抖動的值均相等。

　　圖3:寫數(shù)據(jù)WCK時鐘邊沿前/后的時間間隔誤差趨勢測量。tDIVW左側根據(jù)TIE中點加1/2 Djdd + QBER*Rj（rms） 確定，右側根據(jù)TIE中點 減1/2 Djdd + QBER*Rj（rms） 確定。然后計算兩次測量之間的窗口可得出tDIVW.

　　分析GDDR5器件發(fā)送到控制器的讀數(shù)據(jù)同樣重要。讀數(shù)據(jù)可以采用相同的方式，以便存儲控制器設計人員了解抖動對GDDR5 SGRAM發(fā)送至存儲控制器的數(shù)據(jù)的影響并制定設計預期，以開發(fā)強大的存儲控制器。

　　使用4通道高帶寬和高采樣率的示波器進行測量十分重要，因為這樣可以保證測量的是GDDR5系統(tǒng)真實的邊沿。而且，高性能示波器具有低本底噪聲和抖動，可以限度降低示波器噪聲對測量的影響。工程師可以信賴測量結果，獲得真實的信號信息并終確定設計的真實數(shù)據(jù)有效窗口，而不受測量設置或測量工具的影響。這樣，設計人員能夠真實測量并調(diào)試設計，獲得的性能和裕量，同時縮短設計周期，節(jié)約大量成本和時間。

　　隨著GDDR5技術達到5Gb/s或更高的數(shù)據(jù)速率，信號幅度和數(shù)據(jù)有效窗口變得極小，導致數(shù)據(jù)采樣誤差增加。的隨機抖動和確定性抖動分解測量以計算數(shù)據(jù)輸入有效窗口的統(tǒng)計測量，可以幫助量化數(shù)據(jù)采樣誤差，以進行裕量分析。相比混合信號示波器，具有出色本底噪聲和抖動性能的高帶寬示波器，例如Agilent Infiniium Q系列高性能示波器，僅使用其4個通道即可輕松創(chuàng)建信號連接要求簡的設置，并且支持分離讀和寫數(shù)據(jù)，以進行高可信度的抖動測量，終確保工程師確信已獲得真實的信號邊沿并且能夠獲得的GDDR5 系統(tǒng)設計裕量。