多核是解決頻率極限問題的關(guān)鍵
出處:互聯(lián)網(wǎng) 發(fā)布于:2011-09-03 13:50:33
多內(nèi)核是指在一枚處理器中集成兩個或多個完整的計(jì)算引擎(內(nèi)核),多核處理器是單枚芯片(也稱為“硅核”),能夠直接插入單一的處理器插槽中,但操作系統(tǒng)會利用所有相關(guān)的資源,將它的每個執(zhí)行內(nèi)核作為分立的邏輯處理器。通過在兩個執(zhí)行內(nèi)核之間劃分任務(wù),多核處理器可在特定的時鐘周期內(nèi)執(zhí)行更多任務(wù)。
目前,市場上的許多系統(tǒng)在單核處理器上運(yùn)行它們的控制和數(shù)據(jù)層以及附加的服務(wù)。然而,由于存在系統(tǒng)功率預(yù)算問題,單核處理器已經(jīng)逼近了頻率的極限,這個問題采用晶體管技術(shù)是無法解決的。因此,在下一代系統(tǒng)中對更高性能和更寬差異化服務(wù)的需求,使這些系統(tǒng)成為多核器件的理想候選人,為系統(tǒng)提供商提高系統(tǒng)的性能提供了一條途徑并增加新的服務(wù),與此同時,保持在常常由系統(tǒng)位置和終端用戶的筆記本驅(qū)動的功率預(yù)算之內(nèi)。
這些新型的多核器件在I/O連接性上呈現(xiàn)令人感興趣的挑戰(zhàn)。在許多場合中,隨機(jī)地把特殊的I/O口連接到一個特殊的核是無法接受的。應(yīng)用劃分可能受到資源跨越多個核進(jìn)行共享的需求的影響。在接入路由器的應(yīng)用中,許多I/O將接收數(shù)據(jù)包以進(jìn)行處理,正如現(xiàn)存的許多方式一樣,在想把數(shù)據(jù)外發(fā)到一個公共I/O的眾多核中智能地分布數(shù)據(jù)包。許多現(xiàn)有的解決方案包括在出入口上的一些硬件加速的分解以及分類,從而有助于它們分發(fā)數(shù)據(jù)包,但是,甚至更為簡單的方法是采用一或多個核來運(yùn)行代碼,以確定在哪里發(fā)送進(jìn)來的數(shù)據(jù)包。有時,當(dāng)一個核被用作分發(fā)機(jī)制時,軟件在各個處理器之間可能更具有移植性;但是該核不僅僅成為了器件的性能瓶頸,也成為了整個系統(tǒng)的性能瓶頸。
多核技術(shù)能夠使服務(wù)器并行處理任務(wù),多核系統(tǒng)更易于擴(kuò)充,并且能夠在更纖巧的外形中融入更強(qiáng)大的處理性能,這種外形所用的功耗更低、計(jì)算功耗產(chǎn)生的熱量更少。多核架構(gòu)能夠使目前的軟件更出色地運(yùn)行,并創(chuàng)建一個促進(jìn)未來的軟件編寫更趨完善的架構(gòu)。盡管認(rèn)真的軟件廠商還在探索全新的軟件并發(fā)處理模式,隨著向多核處理器的移植,現(xiàn)有軟件無需被修改就可支持多核平臺。
跨越多核對應(yīng)用進(jìn)行劃分也意味著劃分任何共享資源,如片外存儲器以及片上高速緩沖存儲器。隨著在單一裸片上的核的數(shù)量的增加,片外存儲器帶寬以及片上L2高速緩沖存儲器并沒有在引腳數(shù)以及裸片面積的壓力下而增加。
此外,要考慮的另一個問題是各個核采用共享的資源,如硬件加速器(其中包括模式匹配以及加密/解密引擎等等)。這些硬件資源對于支持較高層的功能是必不可少的,如預(yù)防入侵、虛擬私人網(wǎng)絡(luò)以及當(dāng)今企業(yè)市場需要的、在較高性能級別上的狀態(tài)防火墻。
一個良好的例子就是,一個核要么做它的常規(guī)數(shù)據(jù)包處理,要么利用執(zhí)行單元來完成加速任務(wù)。該核當(dāng)執(zhí)行優(yōu)化指令時無法轉(zhuǎn)移去處理另一個數(shù)據(jù)包。數(shù)據(jù)包處理代碼利用Look-Aside加速可以處理一個數(shù)據(jù)包,把它傳遞給加速器進(jìn)行處理,并開始處理另一個數(shù)據(jù)包,其行為非常像“管線”方式。在完成任務(wù)以后,加速器把數(shù)據(jù)包返回給內(nèi)核做進(jìn)一步的處理。這種類型的加速容許內(nèi)核完全利用加速器的性能。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- ARM技術(shù)架構(gòu)與應(yīng)用開發(fā)實(shí)踐指南2026/1/6 10:40:19
- 嵌入式實(shí)時操作系統(tǒng)(RTOS)選型與移植技術(shù)指南2025/12/31 10:42:31
- 工業(yè)嵌入式系統(tǒng):通信接口技術(shù)選型與抗干擾設(shè)計(jì)實(shí)踐2025/12/15 14:36:53
- 深入解析嵌入式 OPENAMP 框架:開啟異核通信新時代2025/7/22 16:27:29
- 一文快速了解OPENWRT基礎(chǔ)知識2025/7/14 16:59:04
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









