在各行各業(yè)的測(cè)試應(yīng)用中，復(fù)合信號(hào)扮演著極為重要的作用。但信號(hào)源具有許多不同的類型，不同類型的復(fù)合信號(hào)在功能和特性上各不相同，分別適用于許多不同的應(yīng)用。復(fù)合信號(hào)幅頻測(cè)試儀，在兼?zhèn)?a target="_blank">頻譜分析儀功能的前提下，解決了其對(duì)于復(fù)合信號(hào)各頻率分量不能智能識(shí)別以及對(duì)信號(hào)幅頻測(cè)量的普遍不高的難題。本文結(jié)合SoPC在數(shù)字信號(hào)處理領(lǐng)域并行性、靈活性的優(yōu)勢(shì),通過(guò)對(duì)包含兩個(gè)單頻分量的復(fù)合信號(hào)的幅頻測(cè)試，給出了一套基于SoPC的復(fù)合信號(hào)幅頻測(cè)試的解決方案，終在Altera DE1開(kāi)發(fā)平臺(tái)上驗(yàn)證。

　　1 系統(tǒng)工作原理

　　復(fù)合信號(hào)幅頻測(cè)試系統(tǒng)是閉環(huán)反饋的測(cè)試系統(tǒng)，通過(guò)多次采樣運(yùn)算的方法來(lái)實(shí)現(xiàn)測(cè)量。其原理框架圖如圖1所示。

　　對(duì)采樣信號(hào)進(jìn)行漢明窗加載處理，信號(hào)頻譜能量泄露的問(wèn)題得到有效解決[3].但是由于FFT本身點(diǎn)數(shù)的限制，存在著柵欄效應(yīng)，即存在分辨頻率ΔF:

　　假設(shè)輸入信號(hào)是頻率為f0的正弦信號(hào)s（t），由于加入Hamming窗后，s（t）的頻譜序列主瓣滿足漢明窗頻譜函數(shù)W（ω）[4],W（ω）函數(shù)的極值點(diǎn)是真實(shí)的頻率點(diǎn)。假設(shè)真實(shí)極值點(diǎn)為k,設(shè)k向下取整點(diǎn)為FFT所得序列的極值點(diǎn)設(shè)為k′，則次極值點(diǎn)為k點(diǎn)向上取整點(diǎn)，設(shè)為k″。由此可得，極值點(diǎn)k的左右兩側(cè)的頻譜序列值之比為：

　　2 系統(tǒng)方案實(shí)現(xiàn)

　　System-on-a-Programmable-Chip,即可編程片上系統(tǒng)。 用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，稱作SOPC.可編程片上系統(tǒng)（SOPC）是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。SOPC設(shè)計(jì)技術(shù)涵蓋了嵌入式系統(tǒng)設(shè)計(jì)技術(shù)的全部?jī)?nèi)容，除了以處理器和實(shí)時(shí)多任務(wù)操作系統(tǒng)（RTOS）為中心的軟件設(shè)計(jì)技術(shù)、以PCB和信號(hào)完整性分析為基礎(chǔ)的高速電路設(shè)計(jì)技術(shù)以外，SOPC還涉及目前以引起普遍關(guān)注的軟硬件協(xié)同設(shè)計(jì)技術(shù)。

　　本系統(tǒng)在SoPC中嵌入一個(gè)Nios II 軟核，用來(lái)進(jìn)行系統(tǒng)的整體控制和部分?jǐn)?shù)字信號(hào)處理任務(wù)。Nios II軟核選用全功能型CPU核，在100 MHz系統(tǒng)時(shí)鐘下，擁有101 DMIPS的運(yùn)算性能。SoPC內(nèi)部框架圖如圖2所示。其中ADC采樣緩存組件和DDS復(fù)合信號(hào)重建組件為自定義組件。

　　2.1 ADC采樣緩存組件設(shè)計(jì)

　　ADC,Analog-to-Digital Converter的縮寫(xiě)，指模/數(shù)轉(zhuǎn)換器或者模擬/數(shù)字轉(zhuǎn)換器。真實(shí)世界的模擬信號(hào)，例如溫度、壓力、聲音或者圖像等，需要轉(zhuǎn)換成更容易儲(chǔ)存、處理和發(fā)射的數(shù)字形式。模/數(shù)轉(zhuǎn)換器可以實(shí)現(xiàn)這個(gè)功能，在各種不同的產(chǎn)品中都可以找到它的身影。

　　在Nios II微處理器監(jiān)控下，ADC采樣緩存組件完成指定頻率下ADC采樣、緩存和漢明窗加載的功能，有效節(jié)約了Nios II CPU時(shí)間，提高了SoPC系統(tǒng)的數(shù)據(jù)處理性能。其內(nèi)部框圖如圖3所示。每采樣滿256個(gè)點(diǎn)后，ADC采樣緩存組件會(huì)向Nios II發(fā)出中斷，這時(shí)Nios II通過(guò)DMA組件進(jìn)行數(shù)據(jù)的讀取。由于將512單元16 bit的SRAM分成2個(gè)256單元SRAM塊，所以ADC采樣數(shù)據(jù)的緩存與DMA組件數(shù)據(jù)的讀取互不干擾，可以同時(shí)進(jìn)行。

　　2.2 DDS復(fù)合信號(hào)重建組件設(shè)計(jì)

　　DDS同 DSP（數(shù)字信號(hào)處理）一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫(xiě)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。目前，常見(jiàn)的信號(hào)源類型包括任意波形發(fā)生器，函數(shù)發(fā)生器，RF信號(hào)源，以及基本的模擬輸出模塊。信號(hào)源中采用DDS技術(shù)在當(dāng)前的測(cè)試測(cè)量行業(yè)已經(jīng)逐漸稱為一種主流的做法。

　　在外部DAC、有源低通濾波電路的配合下，DDS復(fù)合信號(hào)重建組件可以完成用戶指定頻率及幅度下的單頻信號(hào)或者包含兩個(gè)單頻分量的復(fù)合信號(hào)的生成，生成信號(hào)的頻率范圍為1 Hz~100 kHz,頻率分辨率小于1E-6,幅度步進(jìn)1 mV.DDS復(fù)合信號(hào)重建組件生成復(fù)合頻率信號(hào)，其中主信號(hào)頻率為15 kHz,幅度為1 000 mV,次信號(hào)頻率為100 kHz,幅度為250 mV.

　　2.3 系統(tǒng)軟件設(shè)計(jì)

　　復(fù)合信號(hào)幅頻測(cè)試儀的軟件系統(tǒng)由Nios II下位機(jī)部分和VB上位機(jī)部分組成。本文只對(duì)本系統(tǒng)IQMath運(yùn)算庫(kù)設(shè)計(jì)、復(fù)合信號(hào)處理算法等較為關(guān)鍵部分進(jìn)行闡述。

　　2.3.1 基于Nios II 定點(diǎn)數(shù)軟核的IQMath運(yùn)算庫(kù)設(shè)計(jì)

　　TI公司IQMath函數(shù)庫(kù)運(yùn)用，使得該公司定點(diǎn)數(shù)DSP在浮點(diǎn)數(shù)運(yùn)算上擁有了與浮點(diǎn)數(shù)DSP幾乎相同的運(yùn)算效率[7].與TI公司定點(diǎn)數(shù)DSP一樣，Nios II軟核擁有強(qiáng)大的定點(diǎn)數(shù)運(yùn)算能力，包括單指令桶型移位寄存器、單指令進(jìn)行32×32 bit乘除法得到32位結(jié)果、計(jì)算64位和128位乘積專用指令等功能。因此，本文專門(mén)為Nios II定點(diǎn)數(shù)軟核編寫(xiě)了基于Nios II軟核的IQMath庫(kù)，通過(guò)定點(diǎn)數(shù)運(yùn)算來(lái)等效浮點(diǎn)數(shù)運(yùn)算，使得在現(xiàn)有Nios II的軟核上進(jìn)行高效率、高實(shí)時(shí)性的DSP運(yùn)算得以實(shí)現(xiàn)。目前已經(jīng)完成了基于Nios II軟核的IQMath庫(kù)的部分常用函數(shù)設(shè)計(jì)，如表1所示。

　　在全功能Nios II軟核（系統(tǒng)時(shí)鐘100 MHz）的模式下，通過(guò)基于Nios II軟核IQMath庫(kù)的運(yùn)用，8196點(diǎn)的FFT的運(yùn)算時(shí)間由原來(lái)傳統(tǒng)浮點(diǎn)型運(yùn)算所需要的1.02 s變?yōu)榱爽F(xiàn)在模式下的75 ms,運(yùn)算速度提高了13.6倍。本方法與目前常見(jiàn)的在Nios II軟核中嵌入自定義浮點(diǎn)數(shù)運(yùn)算核（用戶自定義指令）相比，雖然運(yùn)算的速度較后者略有下降，但是有效節(jié)約了硬件資源，同時(shí)軟件程序的可移植性、通用性得到提高。

　　2.3.2 復(fù)合信號(hào)處理算法

　　復(fù)合信號(hào)處理算法完成對(duì)采樣數(shù)據(jù)的分析處理，并且終獲得主、次信號(hào)的頻率、幅度信息，其算法流程如圖4所示。在一些特殊情況下，對(duì)算法進(jìn)行了專門(mén)處理，以提高系統(tǒng)性能。

　?。?）、頻率點(diǎn)處理

　　當(dāng)復(fù)合信號(hào)中較高頻率分量與較低頻率分量的頻率比值大于兩個(gè)數(shù)量級(jí)時(shí)，頻譜序列中較小頻率分量趨向于0點(diǎn)并受到直流量等諸多因數(shù)的影響，進(jìn)而導(dǎo)致對(duì)其測(cè)量的惡化。本系統(tǒng)采用了欠采樣的方法處理這種情況。根據(jù)采樣定理，只要采樣頻率fs為：

　　其中K為非負(fù)整數(shù)，可以保證較高頻率分量位于頻譜序列的高頻π處，而對(duì)于低頻信號(hào)就可以通過(guò)增加K的值獲得足夠低的分辨頻率，進(jìn)而實(shí)現(xiàn)對(duì)較小頻率分量的計(jì)算。

　?。?）頻率分辨率實(shí)現(xiàn)

　　由于主、次信號(hào)的頻率分辨需要至少2.5個(gè)分辨頻率的間隔，在首次250 kHz的定頻率采樣以后，系統(tǒng)將根據(jù)目前信號(hào)的測(cè)試數(shù)據(jù)降低再進(jìn)行頻率采樣，一般定為大于較大頻率點(diǎn)2.5倍的ΔF整數(shù)倍數(shù)，進(jìn)而減少主信號(hào)對(duì)次信號(hào)的頻譜干擾，提高系統(tǒng)測(cè)量的值。

　　3 系統(tǒng)指標(biāo)測(cè)試

　　在系統(tǒng)評(píng)測(cè)中，本系統(tǒng)測(cè)量信號(hào)反應(yīng)時(shí)間為1.5 s,頻率分辨范圍為10 Hz~100 kHz;主信號(hào)測(cè)量頻率平均誤差為2.1E-6,主信號(hào)測(cè)量幅度平均誤差為0.136%;次信號(hào)測(cè)量頻率平均誤差為4.7E-6,次信號(hào)測(cè)量幅度平均誤差為0.674%;在滿足系統(tǒng)要求的前提下，頻率分辨率<0.08%;生成指定正弦信號(hào)平均頻率誤差為1.6E-7,平均幅度誤差為0.34%.本系統(tǒng)與目前常見(jiàn)的AT5010頻譜分析儀相比，除了具備對(duì)于復(fù)合信號(hào)分辨的功能外，在頻率測(cè)量上也有著明顯的優(yōu)勢(shì)。

　　本文根據(jù)復(fù)合頻率信號(hào)的特點(diǎn)設(shè)計(jì)了一種基于SoPC的復(fù)合信號(hào)幅頻測(cè)試儀，實(shí)現(xiàn)在1.5 s內(nèi)對(duì)復(fù)合頻率信號(hào)中主次信號(hào)頻率、幅度信息的計(jì)算，以及用戶指定信號(hào)的生成。本文給出的基于Hamming窗頻譜比例查表法，可以有效處理FFT變換中出現(xiàn)的柵欄效應(yīng)這一技術(shù)難點(diǎn)；基于Nios II軟核的IQMath庫(kù)函數(shù)的開(kāi)發(fā)實(shí)現(xiàn)，有效提高了Nios II定點(diǎn)數(shù)軟核進(jìn)行復(fù)雜運(yùn)算的能力。本系統(tǒng)在Altera 公司的DE1開(kāi)發(fā)板上實(shí)現(xiàn)。