TI新推極具有低功耗和高性能6核DSP
出處:EEWORLD 發(fā)布于:2011-06-01 10:20:59
以前我們依靠時鐘衡量DSP性能高低,然而這樣的對應(yīng)關(guān)系并非線性,而市場的需求卻在線性增長,那如何實現(xiàn)性能的提升?
“有兩種方式:多核并行處理和DSP陣列,”在2009年11月5日德州儀器6核DSP—— TMS320C6472的發(fā)布會上,其通用DSP業(yè)務(wù)發(fā)展經(jīng)理鄭小龍告訴EEWORLD,其中,DSP陣列可以依靠在高性能DSP上增加高速接口實現(xiàn),但這時卻又碰到了另外一個問題:系統(tǒng)功耗和尺寸非常大。聰明的芯片廠家將多個DSP核集成在一起,于是出現(xiàn)了“多核DSP”的概念。
德州儀器半導(dǎo)體技術(shù)(上海)有限公司通用DSP業(yè)務(wù)發(fā)展經(jīng)理鄭小龍
今天推出的這款6核DSP就是其中之一。與此前TI推出的C6474一樣,其前綴“TMS320”是TI DSP的標(biāo)準(zhǔn)型號,其后的“64”說明這是高性能系列,而“7”專指多核DSP,“2”則說明其功耗很低,旨在滿足要求極低功耗的處理密集型應(yīng)用的需求。
TI C6472是TI針對電源優(yōu)化的多核處理器, 在業(yè)界總工作頻率為 3GHz 的所有多核 DSP 中,C6472 DSP 具有的處理性能與的功耗,可實現(xiàn) 3.7W 性能與 0.15mW/MIPS 低功耗。TI 該款低功耗 C6472 可用于支持能夠驅(qū)動多通道、要求性能密度以及設(shè)計人員需要實現(xiàn)復(fù)雜功能的應(yīng)用領(lǐng)域。此外,采用 C6472 的眾多應(yīng)用都無需任何外部存儲器,從而不僅能夠進一步改進功率曲線,同時還能大幅降低器件成本。這些器件理想適用于廣泛的應(yīng)用領(lǐng)域,如高端工業(yè)應(yīng)用、測試測量、通信、醫(yī)療影像、高端成像及視頻,以及刀片服務(wù)器等。為了加快在多核器件上優(yōu)化運行代碼的編寫進程。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 掌握 DSP:原理剖析與應(yīng)用實踐2025/5/8 14:03:24
- 模糊邏輯在 DSP 上實時執(zhí)行2023/7/25 17:13:30
- 多速率DSP及其在數(shù)模轉(zhuǎn)換中的應(yīng)用2023/6/12 15:28:52
- 使用 DSP 加速 CORDIC 算法2023/3/29 15:46:30
- 高速DSP系統(tǒng)的信號完整性2022/9/26 16:45:38
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









