利用CFD建模方法進(jìn)行PCB熱設(shè)計(jì)應(yīng)用
出處:puppy2005 發(fā)布于:2009-06-09 10:43:36
由于多相位穩(wěn)壓器應(yīng)用要求的功率等級越來越高,同時(shí)可用的電路板面積又在不斷減小,PCB電路板走線設(shè)計(jì)已經(jīng)成為穩(wěn)壓器熱設(shè)計(jì)的重要組成部分。PCB板可以幫助散發(fā)穩(wěn)壓器產(chǎn)生的大部分熱量,而且在許多情況下這是的散熱方式。設(shè)計(jì)良好的走線可以通過增強(qiáng)MOSFET和IC周圍的有效熱導(dǎo)率來改善電路板的熱性能。
另外一方面,為了降低成本,又需要減少不必要的走線。因此為了滿足上述目標(biāo),必須在設(shè)計(jì)階段對穩(wěn)壓器周圍的PCB熱導(dǎo)率變化及其對穩(wěn)壓器熱性能的影響進(jìn)行*估和調(diào)整。
常見的熱分析方法是根據(jù)銅層的數(shù)量、厚度和覆蓋百分比及電路板總厚度計(jì)算整個(gè)電路板的有效并行和正常導(dǎo)熱率的平均值,然后利用平均并行和正常熱導(dǎo)率計(jì)算電路板的熱傳導(dǎo)。然而在必須考慮電路板熱導(dǎo)率局部變化的場合,這種方法并不合適。
Icepak是一種熱建模的軟件工具,可以用于研究電路板中熱導(dǎo)率的局部變化。除了計(jì)算流體動(dòng)力學(xué)(CFD)功能外,該軟件工具還把電路板的走線和過孔情況考慮進(jìn)去,進(jìn)而計(jì)算整個(gè)電路板上的熱導(dǎo)率分布。這個(gè)特性使得Icepak非常適用于以下研究工作。
原始設(shè)計(jì)和模型驗(yàn)證
Icepak模型是根據(jù)1U服務(wù)器應(yīng)用中的ECAD文件創(chuàng)建的。原始電路板的走線和過孔信息被導(dǎo)入到模型中(圖1a)。
為了檢查熱導(dǎo)率分布情況,可以將45℃恒溫邊界條件指配給PCB板的背面,同時(shí)將均勻的熱流量邊界條件指配給其頂部。計(jì)算結(jié)果如圖1b所示。
在圖1b中,高溫代表了低的熱導(dǎo)率,低溫代表了高的熱導(dǎo)率。從圖中可以看出,在沒有走線的區(qū)域溫度較高,在走線較多的區(qū)域溫度較低。在有大過孔的區(qū)域,溫度接近45℃。
這表明熱導(dǎo)率分布與原始設(shè)計(jì)中的走線分布是一致的。為了獲得小孔的局部效應(yīng),應(yīng)該使用較小的背景柵格尺寸。
在本例中,背景柵格尺寸為1×1mm。每個(gè)柵格包含一個(gè)電路板單元,該單元具有自己的X、Y和Z坐標(biāo)方向的熱導(dǎo)率,一般情況下它們具有不同的值。
在該模型中,穩(wěn)壓器元件和走線的功率損失如表1所示。這些功率損失值在前述測試中得到了驗(yàn)證。
1U應(yīng)用模型如圖2a所示,其中的電路板上方存在著空氣流動(dòng)。環(huán)境溫度為25℃,內(nèi)部空氣流速為400LFM。圖2b給出了電路板上表面和元件的溫度。具有較高溫度的元件是穩(wěn)壓器中的MOSFET。
當(dāng)把每個(gè)關(guān)鍵元件組的溫度的仿真結(jié)果與測試結(jié)果對比時(shí),我們發(fā)現(xiàn)它們具有很好的一致性。
減少電路板走線
原始PCB設(shè)計(jì)具有相對較大的走線覆蓋率,目的是為了增加電路板中的熱量散發(fā),從而降低穩(wěn)壓器溫度。然而在有些情況下,為了降低成本,要減少走線覆蓋率,并且不使用散熱器。因此,會對走線進(jìn)行修改,然后用驗(yàn)證模型用來預(yù)測穩(wěn)壓器的溫度。


圖1a:輸入原始設(shè)計(jì)的走線。

圖1b:原始設(shè)計(jì)中,在均勻熱流時(shí)PCB上表面的溫度分布情況。
下一篇:干膜工藝常見的故障及排除方法
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測試點(diǎn)設(shè)計(jì)與檢測適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題









