4路(3路數(shù)據(jù) + 1路時鐘) LVDS串行器/解串器的延遲裕量測試
出處:maychang 發(fā)布于:2009-06-03 17:07:08
摘要:對于MAX9209/MAX9222等多通道輸入的LVDS串行/解串器,測量接收器的延遲裕量以判斷它們的抖動容限是一種行之有效的方法。雖然一些文獻給出了接收端的延遲定義,但還沒有公認的測試方法。本文介紹了詳細的延遲裕量的測試方法。本文提供的內(nèi)容有助于理解4路SerDes器件數(shù)據(jù)資料中給出的延遲裕量的規(guī)格和定義。
以下測試將給出測試中的各個步驟,測試使用了Maxim的MAX9209/MAX9222串行器/解串器(SerDes),工作在直流均衡模式,連線是10米屏蔽雙絞線。整個測試過程使用的是Tektronix的CSA8000采樣示波器、Tektronix的P*8 FET的差分探頭、PRBS隨機碼數(shù)據(jù)。
步驟一
測量RxCLKIN上升沿在0V位置差分信號的抖動峰-峰值,我們稱它為Tjclk (如圖1)。

圖1. 在0V差分電壓處測量時鐘抖動
步驟二
在MAX9222的輸入端,測量RxCLKIN上升沿與每個LVDS通道DCA比特流前沿的時間差(偏差) (請參考MAX9222數(shù)據(jù)資料中的圖10),得到3個測量值,稱其為Tsk0、Tsk1、Tsk2 (如圖2)。
這些偏差必須在RxCLKIN的抖動中點與每路LVDS數(shù)據(jù)輸入的抖動中點測試。理想狀態(tài)下,RxCLKIN的上升沿與DCA數(shù)據(jù)位是對齊的。偏差指的是偏離理想狀態(tài)的誤差,這個偏差主要源于LVDS通道傳輸距離的差異。

圖2. 從MAX9222串行器測得的時鐘與數(shù)據(jù)之間的偏差
步驟三
測量每路LVDS串行數(shù)據(jù)位在0值處的抖動峰-峰值,稱其為RxIN0、RxIN1、RxIN2(請參考MAX9222數(shù)據(jù)資料中的圖13)。
測試中需要使用MAX9209產(chǎn)生的PRBS碼,為了得到PRBS碼,把MAX9209的第14腳、第27腳拉低,將時鐘信號連接到MAX9209的TxCLKIN。也可以選擇使用電影視頻或復(fù)雜的測試模板進行粗略驗證。
將會得到27個測試結(jié)果,將它們標記為Tjd1-Tjd27。為加快測試,只有很少的抖動峰值較高的位才會被明顯地觀察到并測量到結(jié)果(如圖3)。

圖3. 數(shù)據(jù)抖動測試
步驟4
在Tjd1-Tjd27種找出抖動的數(shù)據(jù),稱之為TjdL。
步驟5
在Tsk0、Tsk1、Tsk2中找到偏差的數(shù)值,稱之為TskL。
步驟6
為了滿足偏差裕量的規(guī)格要求(MAX9222數(shù)據(jù)資料中的RSKM),必須滿足以下公式:
RSKM ≥ (TjdL / 2) + ((Tjclk / 2) - 75ps) + TskL
75ps是MAX9209串行器脈沖位置變化值150ns的一半(請參考MAX9222數(shù)據(jù)資料中的注釋6)。
本文涉及的測試方法與MAX9222數(shù)據(jù)資料中給出的規(guī)格、圖片以及相關(guān)說明一致。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 頻譜儀精準 TOI 測量的設(shè)置優(yōu)化2025/9/5 16:39:30
- SiPM 測試板偏置電壓源的選擇與考量2025/9/2 15:54:57
- EMC的測試方法有幾種常見2025/8/28 17:25:45
- FCBAG封裝集成電路在失效分析中常用的檢測設(shè)備與技術(shù)2025/8/27 17:03:25
- 高端精密裝備精度測量的核心理論與實用方法2025/8/27 16:31:27
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









