平面光波導(dǎo)(PLC)分路器封裝技術(shù)
出處:myway 發(fā)布于:2009-06-02 15:54:57
隨著光纖通信產(chǎn)業(yè)的復(fù)蘇以及FTTX的發(fā)展,光分路器(Splitter)市場(chǎng)的春天也隨之到來。
目前光分路器主要有兩種類型:一種是采用傳統(tǒng)光無源器件制作技術(shù)(拉錐耦合方法)生產(chǎn)的熔融拉錐式光纖分路器;另一種是采用集成光學(xué)技術(shù)生產(chǎn)的平面光波導(dǎo)(PLC)分路器。PLC分路器是當(dāng)今國(guó)內(nèi)外研究的熱點(diǎn),具有很好的應(yīng)用前景,然而PLC分路器的封裝是制造PLC分路器中的難點(diǎn)。

PLC分路器內(nèi)部結(jié)構(gòu)。
PLC分路器的封裝是指將平面波導(dǎo)分路器上的各個(gè)導(dǎo)光通路(即波導(dǎo)通路)與光纖陣列中的光纖一一對(duì)準(zhǔn),然后用特定的膠(如環(huán)氧膠)將其粘合在一起的技術(shù)。其中PLC分路器與光纖陣列的對(duì)準(zhǔn)度是該項(xiàng)技術(shù)的關(guān)鍵。PLC分路器的封裝涉及到光纖陣列與光波導(dǎo)的六維緊密對(duì)準(zhǔn),難度較大。當(dāng)采用人工操作時(shí),其缺點(diǎn)是效率低,重復(fù)性差,人為因素多且難以實(shí)現(xiàn)規(guī)?;纳a(chǎn)等。

PLC分路器實(shí)物照片。
PLC分路器的制作
PLC分路器采用半導(dǎo)體工藝(光刻、腐蝕、顯影等技術(shù))制作。光波導(dǎo)陣列位于芯片的上表面,分路功能集成在芯片上,也就是在一只芯片上實(shí)現(xiàn)1、1等分路;然后,在芯片兩端分別耦合輸入端以及輸出端的多通道光纖陣列并進(jìn)行封裝。其內(nèi)部結(jié)構(gòu)和實(shí)物照片分別如圖1、2所示。
與熔融拉錐式分路器相比,PLC分路器的優(yōu)點(diǎn)有:(1)損耗對(duì)光波長(zhǎng)不敏感,可以滿足不同波長(zhǎng)的傳輸需要。(2)分光均勻,可以將信號(hào)均勻分配給用戶。(3)結(jié)構(gòu)緊湊,體積小,可以直接安裝在現(xiàn)有的各種交接箱內(nèi),不需留出很大的安裝空間。(4)單只器件分路通道很多,可以達(dá)到32路以上。(5)多路成本低,分路數(shù)越多,成本優(yōu)勢(shì)越明顯。
同時(shí),PLC分路器的主要缺點(diǎn)有:(1)器件制作工藝復(fù)雜,技術(shù)門檻較高,目前芯片被國(guó)外幾家公司壟斷,國(guó)內(nèi)能夠大批量封裝生產(chǎn)的企業(yè)很少。(2)相對(duì)于熔融拉錐式分路器成本較高,特別在低通道分路器方面更處于劣勢(shì)。
PLC分路器封裝技術(shù)
PLC分路器的封裝過程包括耦合對(duì)準(zhǔn)和粘接等操作。PLC分路器芯片與光纖陣列的耦合對(duì)準(zhǔn)有手工和自動(dòng)兩種,它們依賴的硬件主要有六維精密微調(diào)架、光源、功率計(jì)、顯微觀測(cè)系統(tǒng)等,而常用的是自動(dòng)對(duì)準(zhǔn),它是通過光功率反饋形成閉環(huán)控制,因而對(duì)接和對(duì)接的耦合效率高。
PLC分路器封裝主要流程如下:
?。?)耦合對(duì)準(zhǔn)的準(zhǔn)備工作:先將波導(dǎo)清洗干凈后小心地安裝到波導(dǎo)架上;再將光纖清洗干凈,一端安裝在入射端的精密調(diào)整架上,另一端接上光源(先接6.328微米的紅光光源,以便初步調(diào)試通光時(shí)觀察所用)。
?。?)借助顯微觀測(cè)系統(tǒng)觀察入射端光纖與波導(dǎo)的位置,并通過計(jì)算機(jī)指令手動(dòng)調(diào)整光纖與波導(dǎo)的平行度和端面間隔。
?。?)打開激光光源,根據(jù)顯微系統(tǒng)觀測(cè)到的X軸和Y軸的圖像,并借助波導(dǎo)輸出端的光斑初步判斷入射端光纖與波導(dǎo)的耦合對(duì)準(zhǔn)情況,以實(shí)現(xiàn)光纖和波導(dǎo)對(duì)接時(shí)良好的通光效果。
?。?)當(dāng)顯微觀測(cè)系統(tǒng)觀察到波導(dǎo)輸出端的光斑達(dá)到理想的效果后,移開顯微觀測(cè)系統(tǒng)。
?。?)將波導(dǎo)輸出端光纖陣列(FA)的和第八通道清洗干凈,并用吹氣球吹干。再采用步驟(2)的方法將波導(dǎo)輸出端與光纖陣列連接并初步調(diào)整到合適的位置。然后將其連接到雙通道功率計(jì)的兩個(gè)探測(cè)接口上。
?。?)將光纖陣列入射端6.328微米波長(zhǎng)的光源切換為1.310/1.550微米的光源,啟動(dòng)光功率搜索程序自動(dòng)調(diào)整波導(dǎo)輸出端與光纖陣列的位置,使波導(dǎo)出射端接收到的光功率值,且兩個(gè)采樣通道的光功率值應(yīng)盡量相等(即自動(dòng)調(diào)整輸出端光纖陣列,使其與波導(dǎo)入射端實(shí)現(xiàn)的對(duì)準(zhǔn),從而提高整體的耦合效率)。

圖3.1分支PLC分路器芯片封裝結(jié)構(gòu)
?。?)當(dāng)波導(dǎo)輸出端光纖陣列的光功率值達(dá)到且盡量相等后,再進(jìn)行點(diǎn)膠工作。
?。?)重復(fù)步驟(6),再次尋找波導(dǎo)輸出端光纖陣列接收到的光功率值,以保證點(diǎn)膠后波導(dǎo)與光纖陣列的耦合對(duì)準(zhǔn),并將其固化,再進(jìn)行后續(xù)操作,完成封裝。
在上面的耦合對(duì)準(zhǔn)過程中,PLC分路器有8個(gè)通道且每個(gè)通道都要對(duì)準(zhǔn),由于波導(dǎo)芯片和光纖陣列(FA)的制造工藝保證了各個(gè)通道間的相對(duì)位置,所以只需把PLC分路器與FA的通道和第八通道同時(shí)對(duì)準(zhǔn),便可保證其他通道也實(shí)現(xiàn)了對(duì)準(zhǔn),這樣可以減少封裝的復(fù)雜程度。在上面的封裝操作中重要、技術(shù)難度的就是耦合對(duì)準(zhǔn)操作,它包括初調(diào)和對(duì)準(zhǔn)兩個(gè)步驟。其中初調(diào)的目的是使波導(dǎo)能夠良好的通光;對(duì)準(zhǔn)的目的是完成光功率耦合點(diǎn)的定位,它是靠搜索光功率值的程序來實(shí)現(xiàn)的。對(duì)接光波導(dǎo)需要6個(gè)自由度;3個(gè)平動(dòng)(X、Y、Z)和3個(gè)轉(zhuǎn)動(dòng)(α、β、g),要使封裝的波導(dǎo)器件性能良好,則對(duì)準(zhǔn)的平動(dòng)應(yīng)控制在0.5微米以下,轉(zhuǎn)動(dòng)應(yīng)高于0.05度。
1×8分支PLC分路器的封裝
對(duì)1分支PLC分路器進(jìn)行封裝,封裝的耦合對(duì)準(zhǔn)過程采用上面介紹的封裝工藝流程。對(duì)準(zhǔn)封裝后的結(jié)構(gòu)如圖3所示,封裝的組件由PLC分路器芯片和光纖陣列組成。在PLC分路器芯片的連接部位,為了確保連接的機(jī)械強(qiáng)度和長(zhǎng)期可靠性,對(duì)玻璃板整片用膠粘住。光纖陣列是用機(jī)械的方法在玻璃板上以250微米間距加工成V形溝槽,然后將光纖陣列固定在此。制作8芯光纖陣列的累計(jì)間隔誤差平均為0.48微米,度極高。在PLC分路器芯片與光纖陣列的連接以及各個(gè)部件的組裝過程中,為了減少組裝時(shí)間,采用紫外固化粘接劑。光纖連接界面是保持長(zhǎng)期可靠的重點(diǎn),應(yīng)選用耐濕、耐剝離的氟化物環(huán)氧樹脂與硅烷鏈材料組合的粘接劑。為了減少端面的反射,采用8°研磨技術(shù)。連接和組裝好光纖陣列后的PLC分路器芯片被封裝在金屬(鋁)管殼內(nèi)。1分支的組件外形尺寸約為73。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









