當(dāng)采用雙電源器件芯片設(shè)計(jì)系統(tǒng)時(shí)，需要考慮系統(tǒng)上電或掉電操作過程中內(nèi)核和I/O供電的相對電壓和上電次序。通常情況下，在芯片內(nèi)部內(nèi)核和外部I/O模塊采用獨(dú)立的供電結(jié)構(gòu)，如果在上電或掉電過程中兩個電壓的供電起點(diǎn)和上升速度不同，就會在獨(dú)立的結(jié)構(gòu)（內(nèi)核和外部I/O模塊）之間產(chǎn)生電流，從而影響系統(tǒng)初始化狀態(tài)，甚至影響器件的壽命，而且隔離模塊之間的電流還會觸發(fā)器件本身的閉鎖保護(hù)。盡管TI公司的DSP上電過程中允許兩種供電有一定的時(shí)間差，但為了提高系統(tǒng)的穩(wěn)定性和延長器件的使用壽命，在設(shè)計(jì)時(shí)必須考慮上電、掉電次序問題。

　　應(yīng)用雙供電DSP平臺的系統(tǒng)，在I/O供電之前每個DSP內(nèi)核供電電流都比較大。引起電流過大主要是由于DSP內(nèi)核沒有正確地初始化，一旦CPU檢測到內(nèi)部的時(shí)鐘脈沖，這種超大電流就會停止。隨著PLL開始工作，I/O上電，產(chǎn)生的時(shí)鐘脈沖將降低上述的超大電流，從而使供電回到正常范圍。減小內(nèi)核和I/O供電的時(shí)間間隔可以減小這種大吸收電流對系統(tǒng)的影響。

　　雙供電模塊（比如TPS563xx和PT69xx）可以消除兩個電源之間的延時(shí)。此外，還可以采用肖特基二極管鉗制內(nèi)核和I/O的電源以滿足系統(tǒng)的供電需求。雙供電系統(tǒng)原理如圖1所示。內(nèi)核和I/O的供電應(yīng)盡可能靠近DSP以減少供電通道的電感和阻抗。

　　對于單3.3 V供電（內(nèi)核和I/O都是3.3 V）或雙電源（如內(nèi)核1.8 V，I/O 3.3 V）的DSP系統(tǒng)，有幾種方法可以保證內(nèi)核先于外部I/O供電（281x處理器要求IJO先于內(nèi)核供電），從而避免產(chǎn)生系統(tǒng)級總線沖突。對于DSP內(nèi)核和外設(shè)供電次序控制可以采用多種方法，下面主要介紹2種方法：采用分離元件P通道MOSFET管或者TI公司提供的電源分配開關(guān)。這兩種方法都可以實(shí)現(xiàn)在DSP內(nèi)核供電過程中隔離內(nèi)核和外部I/O器件電源以及控制上電次序的目的。

　　歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（www.hbjingang.com）