集成運(yùn)算放大器的結(jié)構(gòu)特點(diǎn)，決定了集成運(yùn)算放大器的技術(shù)指標(biāo)很多。各種主要參數(shù)均比較適中的是通用型運(yùn)算放大器，對(duì)某些技術(shù)指標(biāo)有特殊要求的是各種特種運(yùn)算放大器。為了正確選用集成運(yùn)放，有必要了解它的主要參數(shù)指標(biāo)。集成運(yùn)放組件的各項(xiàng)指標(biāo)通常是用專用儀器進(jìn)行測(cè)試的，以下詳細(xì)介紹各主要參數(shù)實(shí)驗(yàn)室常用的簡(jiǎn)易測(cè)試方法及調(diào)零消振的方法。

　　本實(shí)驗(yàn)采用的集成運(yùn)放型號(hào)為μA741，引腳排列如圖1所示。

　　1．輸入失調(diào)電壓U_IO。

　　輸入失調(diào)電壓U_IO是表征運(yùn)放內(nèi)部電路對(duì)稱性的指標(biāo)。其定義為，欲使運(yùn)放的輸出電壓為零，在運(yùn)放的輸入級(jí)差分放大器所加的輸入電壓的數(shù)值。理想運(yùn)放輸入信號(hào)為零時(shí)，其輸出直流電壓也應(yīng)為零。但實(shí)際上，如果無外界調(diào)零的措施，由于運(yùn)放內(nèi)部差動(dòng)輸入級(jí)參數(shù)的不完全對(duì)稱，輸出電壓則往往不為零。所以，這種零輸入時(shí)輸出不為零的現(xiàn)象稱為集成運(yùn)放的失調(diào)。

　　測(cè)試失調(diào)電壓電路如圖2所示。閉合開關(guān)S1及S2使電阻RB短接，測(cè)量出此時(shí)輸出失調(diào)電壓U_O1，則輸入失調(diào)電壓為
                                              

　　測(cè)試中應(yīng)注意：

　　①將運(yùn)放調(diào)零端開路：

　?、谝箅娮鑂₁和R₂，R₃和R_F的參數(shù)嚴(yán)格對(duì)稱：

　　③實(shí)際測(cè)出的U_O1可能為正，也可能為負(fù)，高質(zhì)量的運(yùn)放U_IO一般在ImV以下。

圖2 失調(diào)電壓測(cè)試電路

　　2．輸人失調(diào)電流I_IO

　　輸入失調(diào)電流I_IO定義為：當(dāng)輸入信號(hào)為零時(shí)，運(yùn)放的兩個(gè)輸入端的基極偏置電流之差，即

　　輸入失調(diào)電流的大小反映了運(yùn)放內(nèi)部差動(dòng)輸入級(jí)兩個(gè)晶體管β的不對(duì)稱程度，測(cè)試電路如圖2所示。首先，閉合開關(guān)S₁及S₂，在低輸入電阻下，測(cè)出輸出電壓U_O1，然后斷開S₁及S₂，兩個(gè)輸入電阻RB接入。由于RB阻值較大，流經(jīng)它們的輸入電流的差異，將變成輸入電壓的差異，因此，也會(huì)影響輸出電壓的大小，可見測(cè)出兩個(gè)電阻RB接入時(shí)的輸出電壓U_O，若從中扣除輸入失調(diào)電壓U_IO的影響，則得到輸入失調(diào)電流為

　　測(cè)試中應(yīng)注意：   

　?、賹⑦\(yùn)放調(diào)零端開路；

　?、趦奢斎攵穗娮鑂_B必須配對(duì)；

　?、跧_B1和I_B2本身的數(shù)值很?。ㄎ布?jí)）。

　　3．開環(huán)差模放大倍數(shù)A_UO

　　開環(huán)差模放大倍數(shù)A_UO定義為集成運(yùn)放在沒有外部反饋時(shí)的直流差模電壓放大倍數(shù)，即開環(huán)輸出電壓U_O與兩個(gè)差分輸入端之間所加信號(hào)電壓U_id之比

　　A_UO的測(cè)試方法很多。A_UO本來是直流電壓放大倍數(shù)。但為了測(cè)試方便，通常采用低頻（幾十赫茲以下）正弦交流信號(hào)進(jìn)行測(cè)量，由于集成運(yùn)放的開環(huán)電壓放大倍數(shù)很高，難以直接進(jìn)行測(cè)量，故一般采用閉環(huán)測(cè)量方法。現(xiàn)如圖3所示采用交、直流電壓輸入，并且同時(shí)閉環(huán)的測(cè)試方法。被測(cè)運(yùn)放一方面通過R_F，R₁，R₂完成直流閉環(huán)。以抑制輸出電壓漂移，另一方面通過RF和R_S，實(shí)現(xiàn)交流閉環(huán)，外加信號(hào)V_S經(jīng)R₁，R₂分壓使U_id足夠小，以保證運(yùn)放工作在線性區(qū)。為了減小輸入偏置電流的影響，同相輸入端電阻R3應(yīng)與反相輸入端電阻相匹配。

圖3－16 開環(huán)差模增益Avo的測(cè)試電路

     被測(cè)運(yùn)放的開環(huán)電壓放大倍數(shù)為

　?、贉y(cè)試前電路應(yīng)首先消振及調(diào)零；

　?、跒榱耸贡粶y(cè)運(yùn)放工作在線性區(qū)，輸出信號(hào)幅度應(yīng)較小，無明顯失真；

　　③輸入信號(hào)頻率應(yīng)較低，一般用50～100 Hz。

　　4．共模抑制比KC_MRR

　　共模抑制比定義為集成運(yùn)放的差模電壓放大倍數(shù)與共模電壓放大倍數(shù)之比的

　　共模抑制比是衡量運(yùn)放優(yōu)劣很重要的參數(shù)，理想運(yùn)放對(duì)輸入的共模信號(hào)其輸出為零。但在實(shí)際的集成運(yùn) 放中，其輸出不可能沒有共模信號(hào)的成分，輸出端共模信號(hào)愈小，K_CMRR愈大，說明電路對(duì)稱性愈好，即 運(yùn)放對(duì)共模干擾信號(hào)的抑制能力愈強(qiáng)。K_cMRR的測(cè)試電路如圖4所示，原理同減法電路。此時(shí)差模電壓放大 倍數(shù)為

　　當(dāng)接入共模輸入信號(hào)U_ic時(shí)，測(cè)得U_OC,則共模電壓放大倍數(shù)為

    測(cè)試中應(yīng)注意：

　?、贉y(cè)試前電路應(yīng)首先消振及調(diào)零：

　　②R₁和R₂，R₃和R_F之間阻值嚴(yán)格對(duì)稱；

　?、圯斎胄盘?hào)U_ic幅度必須小于集成運(yùn)放的共模輸入電壓U_icm．

圖4 共模抑制比K_cmnn的測(cè)試電路

　　5．共模輸入電壓U_icm

　　共模輸入電壓U_icm定義為運(yùn)放的兩個(gè)輸入端所能承受的的共模輸入電壓。 當(dāng)超過此電壓時(shí)，集 成運(yùn)放共模抑制能力顯著下降，輸出波形產(chǎn)生失真，有些運(yùn)放還會(huì)出現(xiàn)“自鎖”現(xiàn)象以及性的損壞。

　　U_icm的測(cè)試電路如圖5所示。被測(cè)運(yùn)放接成電壓跟隨器形式，用示波器觀察輸出電壓波形，找到不 失真輸出波形，從而確定Uicm值。

　　6．輸出電壓動(dòng)態(tài)范圍U_OPP

　　輸出電壓動(dòng)態(tài)范圍U_OPP定義為不失真輸出電壓峰峰值。集成運(yùn)放的輸出電壓動(dòng)態(tài)范圍與電源電 壓、外接負(fù)載及信號(hào)源頻率都有關(guān)。測(cè)試電路如圖6所示。

　　改變U_S幅度，觀察輸出電壓波形，找到U_O削頂失真開始時(shí)刻，從而確定U_O的不失真范圍，這就是運(yùn)放在 某一定電源電壓下可能輸出的電壓峰峰值U_OPP.

　　7．調(diào)零

　　為提高運(yùn)算，保證輸入為零時(shí)，輸出也為零，在運(yùn)算前，應(yīng)首先對(duì)直流輸出電位進(jìn)行調(diào)零。具體方 法是：當(dāng)運(yùn)放有外接調(diào)零端子時(shí)，可按組件要求接入調(diào)零電位器R_P,調(diào)零時(shí)將輸入端接地，調(diào)零端接入電位器R_P,用直流電壓表測(cè)量輸出電壓U_O，仔細(xì)調(diào)節(jié)RP,使U_O為零（即失調(diào)電壓為零）。如果運(yùn)放沒有調(diào)零端 子，需要調(diào)零時(shí)，可按圖7所示電路進(jìn)行調(diào)零。

圖7 運(yùn)放沒有調(diào)零端子時(shí)的調(diào)零方法

　　如果運(yùn)放不能調(diào)零，大致有如下原因：

　?、俳M件正常，接線有錯(cuò)誤；

　?、诮M件正常，但負(fù)反饋不夠強(qiáng)，為此可將RP短路，觀察是否能調(diào)零；

　?、劢M件正常，但由于它所允許的共模輸入電壓太低，可能出現(xiàn)自鎖現(xiàn)象，因而不能調(diào)零。為此可將電源 斷開后，再重新接通，如能恢復(fù)正常，則屬于這種情況：

　?、芙M件正常，但電路有自激現(xiàn)象，應(yīng)進(jìn)行消振：

　　⑤組件內(nèi)部損壞，應(yīng)更換好的集成運(yùn)放。

　　8． 消振

　　如果運(yùn)算放大器輸入信號(hào)為零，又有輸出，則稱為自激。自激會(huì)使各種運(yùn)算功能無法實(shí)現(xiàn)，嚴(yán)重時(shí)還會(huì) 損壞器件。在實(shí)驗(yàn)中，可用示波器監(jiān)視輸出波形是否出現(xiàn)自激。為消除運(yùn)放的自激，常采用如下措施：

　　①若運(yùn)放有相位補(bǔ)償端子?？衫猛饨覴C補(bǔ)償電路，產(chǎn)品手冊(cè)中有補(bǔ)償電路及元件參數(shù)提供；

　　②電路布線、元器件布局應(yīng)盡量減小分布電容；

　　③在正、負(fù)電源線與地之間接上幾十微法的電解電容和0.01～0.1μF的陶瓷電容相并聯(lián)，以減小電源引線的影響。