多負(fù)載端接技術(shù)
出處:javie 發(fā)布于:2008-09-17 16:18:28
在實(shí)際電路中,常常會(huì)遇到單一驅(qū)動(dòng)多個(gè)負(fù)載的情況,這時(shí)需要根據(jù)負(fù)載情況及電路的布線拓?fù)浣Y(jié)構(gòu)來(lái)確定端接方式和使用端接的數(shù)量。一般情況下,可以考慮多種方案。如果多個(gè)負(fù)載之間的距離較近,可通過(guò)一條傳輸線與驅(qū)動(dòng)端連接。負(fù)載都位于這條傳輸線的終端,這時(shí)只需一個(gè)端接電路(菊花鏈結(jié)構(gòu))。如采用串行端接,則在傳輸線源端加入—個(gè)串行電阻即可.
若采用并行端接(以簡(jiǎn)單并行端接為例),則端接應(yīng)置于離源端距離遠(yuǎn)的負(fù)載處。同時(shí),線網(wǎng)的拓?fù)浣Y(jié)構(gòu)應(yīng)優(yōu)先采用菊花鏈的連接方式,如圖1所示。

圖1 菊花鏈?zhǔn)讲⑿卸私油負(fù)浣Y(jié)構(gòu)
如果多個(gè)負(fù)載之間的距離較遠(yuǎn),需要通過(guò)多條傳輸線與驅(qū)動(dòng)端連接,這時(shí)每個(gè)負(fù)載都需要一個(gè)端接電路。若采用串行端接,則在傳輸線的源端為每條傳輸線加入一個(gè)串行電阻,如圖2所示;若采用并行端接(以簡(jiǎn)單并行端接為例),則應(yīng)在每一個(gè)負(fù)載端都進(jìn)行端接,如圖3所示。

圖2 多負(fù)載的串行端接

圖3 多負(fù)載的并行端接
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響2026/4/10 11:07:36
- 連接器耐腐蝕性能測(cè)試方法2026/4/10 10:56:32
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題2026/4/9 10:13:50
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析2026/4/9 10:02:52
- 連接器選型中容易忽略的關(guān)鍵參數(shù)2026/4/8 10:32:54
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









