串行端接通過(guò)在盡量靠近源端的位置串行插入一個(gè)電阻Rt，(典型值為10Ω～15Ω)到傳輸線(xiàn)中來(lái)實(shí)現(xiàn)，如圖所示。串行端接是匹配信號(hào)源的阻抗，所插入的串行電阻阻值加上驅(qū)動(dòng)源的輸出阻抗應(yīng)大于等于傳輸線(xiàn)阻抗(輕微過(guò)阻尼)。這種端接方案通過(guò)使源端反射系數(shù)，Ps＝0來(lái)抑制從負(fù)載反射回來(lái)的信號(hào)(負(fù)載端輸入電阻，不吸收能量)，再?gòu)脑炊朔瓷浠刎?fù)載端。

　　圖 串行端接技術(shù)

　　串行端接的優(yōu)點(diǎn)在于每條線(xiàn)只需要一個(gè)端接電阻，無(wú)需與電源相連接，消耗功率小。當(dāng)驅(qū)動(dòng)高容性負(fù)載時(shí)可提供限流作用，這種限流作用可以幫助減小地彈噪聲；串接端接的缺點(diǎn)在于當(dāng)信號(hào)邏輯轉(zhuǎn)換時(shí)，由于R_t的分壓作用，所以在源端會(huì)出現(xiàn)半波幅度的信號(hào)。這種半波幅度的信號(hào)沿傳輸線(xiàn)至負(fù)載端，又從負(fù)載端反射回源端，持續(xù)時(shí)間為2T_d，(T_d為信號(hào)源端到終端的傳輸延時(shí))。這意味著沿傳輸線(xiàn)不能加入其他的信號(hào)輸入端，因?yàn)樵谏鲜?T_d時(shí)間內(nèi)會(huì)出現(xiàn)不正確的邏輯狀態(tài)。并且由于在信號(hào)通路上加接了元件，增加了RC時(shí)間常數(shù)，所以減緩了負(fù)載端信號(hào)的上升時(shí)間。