有多種定義輸入偏移約束的方式
出處：蘭天白云 發(fā)布于：2008-09-16 15:09:12
圖1所示為實際的邊沿對齊DDR接口，其中考慮了時鐘抖動和數(shù)據(jù)邊界。
圖1 實際的邊沿對齊源同步時序
有多種定義輸入偏移約束的方式，約束DDR源同步接口的的方法是使用RISING和FALLING定義時序組，然后分別對每個組做輸入偏移約束。關(guān)鍵字RISING和FALLING用來區(qū)分上下沿驅(qū)動寄存器，圖2給出了一個例子，我們將在后面對其進行約束。
圖2 DDR約束和時序示意
約束的第1個步驟是生成RISING和FALLING時序組，如圖3所示的灰色部分為生成的RISING組。PJSING和FALLING可以用來定義ISERDES和IDDR。
UCF示例如下：
NET ＂SysClk＂＿TNN ＝ SYSCIJK＿GRP；
TIMEGRP CLK＿RISING ＝ RISING SYSCLK￣GRP；
圖3 生成RISING組示意
圖4 生成FALLING組示意
UCF示例如下：
NET ＂SvsClk＂ TNM ＝ SYSCLK GRP;
TIMEGRP CLK＿PALLING ＝ FALLING SYSCLK＿GRP；
上一篇：ISE的語言模板
下一篇：配置FPGA器件時的常見問題
版權(quán)與免責聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集：調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB信號完整性（SI）設(shè)計核心實操規(guī)范
- 鎖相環(huán)（PLL）中的環(huán)路濾波器：參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容（EMC）設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析
