利用VHDL設(shè)計(jì)的測(cè)頻模塊邏輯結(jié)構(gòu)如圖13．4所示，其中有關(guān)的接口信號(hào)規(guī)定女口＾阝：

　?。?）TF（P2.7）：TF=0時(shí)等測(cè)頻； TF=1時(shí)測(cè)脈寬。

　?。?）CLR/TRIG（P2.6）：當(dāng)TF＝0時(shí)系統(tǒng)全清零功能；當(dāng)TF=1時(shí)CLRTRIG的上跳沿將啟動(dòng)CNT2，進(jìn)行脈寬測(cè)試計(jì)數(shù)。

　　（3）ENDD（P2.4）：脈寬計(jì)數(shù)結(jié)束狀態(tài)信號(hào)，ENDD=1計(jì)數(shù)結(jié)束。

　　（4）CHOICE（P3.2）：白校/測(cè)頻選擇，CHOICE=1測(cè)頻；CHOICE＝0自校。

　　（5）START（P2.5）：當(dāng)TF＝0時(shí)，作為預(yù)置門(mén)閘，門(mén)寬可通過(guò)鍵盤(pán)由單片機(jī)控制，START＝1時(shí)預(yù)置門(mén)開(kāi)；當(dāng)TF＝1時(shí)，START有第二功能，此時(shí)，當(dāng)START＝0時(shí)測(cè)負(fù)脈寬，當(dāng)START=1時(shí)測(cè)正脈寬。利用此功能可分別獲得脈寬和占空比數(shù)據(jù)。

　?。?）EEND（P2.3）：等測(cè)頻計(jì)數(shù)結(jié)束狀態(tài)信號(hào)，EEND=0時(shí)計(jì)數(shù)結(jié)束。

　?。?）SEL［2..0］（P2.2，P2.1，P2.0）：計(jì)數(shù)值讀出選通控制。當(dāng)SEL［2..0］="000"、"001"、"010"……"111"時(shí)，將CNT1、CNT2的計(jì)數(shù)值分8次，每次讀出8位，并傳送到單片機(jī)的PO口。

　　圖1 測(cè)頻模塊邏輯圖

　　歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.hbjingang.com）