等數(shù)字頻率計(jì)涉及到的汁算包括加、減、乘、除，耗用的資源比較大，用一般中小規(guī)模CPLD/FPGA芯片難以實(shí)現(xiàn)。困此，我們選擇單片機(jī)和CPLD/FPGA的結(jié)合來(lái)實(shí)現(xiàn)。電路系統(tǒng)原理框圖如圖1 所示，其中單片機(jī)完成整個(gè)測(cè)量電路的測(cè)試控制、數(shù)據(jù)處理和顯示輸出；CPLD/FPGA完成各種測(cè)試功能；鍵盤(pán)信號(hào)由AT89C51單片機(jī)進(jìn)行處理，它從CPLD/FPGA讀回計(jì)數(shù)數(shù)據(jù)并進(jìn)行運(yùn)算，向顯示電路輸出測(cè)量結(jié)果：顯示器電路采用七段LED動(dòng)態(tài)顯示，由8個(gè)芯片74LS164分別驅(qū)動(dòng)數(shù)碼管。

　　圖1 等數(shù)字頻率計(jì)電路系統(tǒng)原理框圖

　　系統(tǒng)的基本工作方式如下：

　?。?）PO口是單片機(jī)與FPGA的數(shù)據(jù)傳送通信口，Pl口用于鍵盤(pán)掃描，實(shí)現(xiàn)各測(cè)試功能的轉(zhuǎn)換；P2口為雙向控制口。P3口為L(zhǎng)ED的串行顯示控制口◇系統(tǒng)設(shè)置5個(gè)功能鍵：占空比、脈寬、周期、頻率和復(fù)位。

　?。?）7個(gè)LED數(shù)碼管組成測(cè)量數(shù)據(jù)顯示器，另一個(gè)獨(dú)立的數(shù)碼管用于狀態(tài)顯示。

　?。?）BCLK為測(cè)頻標(biāo)準(zhǔn)頻率50 MHz信號(hào)輸入端，由晶體振蕩源電路提供。

　　（4）待測(cè)信號(hào)經(jīng)放大整形后輸入CPLD/FPGA的TCLK。

　　歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.hbjingang.com）