基于e語(yǔ)言的驗(yàn)證自動(dòng)化系統(tǒng)
出處：pandafeng 發(fā)布于：2007-06-04 16:04:39
在目前的集成電路設(shè)計(jì)中，芯片的規(guī)模和復(fù)雜程度正呈指數(shù)增加，為保證所設(shè)計(jì)芯片功能的正確性，需要花費(fèi)比以往更多的時(shí)間和人力，困難度大幅增加。而且，目前的功能驗(yàn)證能力已經(jīng)遠(yuǎn)遠(yuǎn)落后于設(shè)計(jì)能力，功能驗(yàn)證正成為大規(guī)模芯片設(shè)計(jì)的瓶頸。設(shè)計(jì)人員通常需要花費(fèi)50%~70%的時(shí)間去驗(yàn)證他們的設(shè)計(jì)。雖然有形式驗(yàn)證等多種驗(yàn)證方法可供選擇，但是設(shè)計(jì)者還是偏好基于仿真的驗(yàn)證，本文中的驗(yàn)證主要是指仿真。為了降低驗(yàn)證的工作量和提高驗(yàn)證的效率，越來(lái)越多的設(shè)計(jì)人員采用驗(yàn)證語(yǔ)言(HLV)來(lái)進(jìn)行芯片驗(yàn)證。
驗(yàn)證技術(shù)的發(fā)展主要經(jīng)歷了以下幾個(gè)階段：
1． 基于HDL語(yǔ)言的驗(yàn)證
用HDL語(yǔ)言來(lái)建立測(cè)試平臺(tái)和編寫(xiě)測(cè)試向量，將激勵(lì)輸入給設(shè)計(jì)，然后檢查設(shè)計(jì)的輸
2． 面向?qū)ο蟮尿?yàn)證
由于采用HDL語(yǔ)言進(jìn)行驗(yàn)證的局限性，設(shè)計(jì)人員可以使用面向?qū)ο蟮恼Z(yǔ)言(如C++、Python)來(lái)建立驗(yàn)證環(huán)境和編寫(xiě)激勵(lì)。這種驗(yàn)證方法可以使設(shè)計(jì)人員從比較抽象的設(shè)計(jì)高層，對(duì)設(shè)計(jì)的輸入和輸出進(jìn)行建模，然后通過(guò)驗(yàn)證環(huán)境與仿真器的通信接口，將抽象的數(shù)據(jù)模型轉(zhuǎn)換成比特形式的數(shù)據(jù)。這種驗(yàn)證方法大大降低了編寫(xiě)激勵(lì)的工作量，但是驗(yàn)證環(huán)境的建立相對(duì)復(fù)雜，比如驗(yàn)證環(huán)境與仿真器的通信接口等。
3． 隨機(jī)產(chǎn)生激勵(lì)
由于測(cè)試激勵(lì)編寫(xiě)的工作量非常大，所以設(shè)計(jì)人員逐步采用隨機(jī)產(chǎn)生測(cè)試向量的方法，以減輕編寫(xiě)激勵(lì)的工作量，并提高驗(yàn)證的覆蓋率。但是它的缺點(diǎn)在于，由于激勵(lì)是隨機(jī)產(chǎn)生的，所以給驗(yàn)證結(jié)果的檢查帶來(lái)了一定難度，并且設(shè)計(jì)者不能根據(jù)要驗(yàn)證的設(shè)計(jì)屬性來(lái)產(chǎn)生所需的激勵(lì)，即不能根據(jù)約束來(lái)產(chǎn)生激勵(lì)。
4． 驗(yàn)證平臺(tái)工具
驗(yàn)證自動(dòng)化系統(tǒng)
由于上述驗(yàn)證方法都或多或少具有局限性，所以需要一種完善的驗(yàn)證系統(tǒng)。根據(jù)上節(jié)所述，一種完善的驗(yàn)證自動(dòng)化系統(tǒng)需要具備以下幾個(gè)功能：首先它能夠定義驗(yàn)證計(jì)劃；然后能夠提供接口，用語(yǔ)言從抽象的層次產(chǎn)生基于約束的激勵(lì)；并且能方便高效地建立驗(yàn)證環(huán)境；能夠完成設(shè)計(jì)時(shí)序行為的驗(yàn)證和基于斷言的功能覆蓋率的驗(yàn)證。
e語(yǔ)言是一種功能強(qiáng)大的驗(yàn)證語(yǔ)言，它可以很好地實(shí)現(xiàn)一個(gè)驗(yàn)證自動(dòng)化系統(tǒng)，如圖1所示。在這個(gè)驗(yàn)證系統(tǒng)中，首先可以根據(jù)驗(yàn)證者的需要，用e語(yǔ)言來(lái)制定一些約束，根據(jù)這些約束來(lái)產(chǎn)生驗(yàn)證需要的激勵(lì)。由于e可以很好地與Verilog和VHDL仿真器通信，因此可以將這些用e語(yǔ)言抽象描述的數(shù)據(jù)轉(zhuǎn)換成比特形式，然后加載給設(shè)計(jì)；再通過(guò)和仿真器的通信，對(duì)系統(tǒng)進(jìn)行功能仿真，并將設(shè)計(jì)的輸出收集起來(lái)，這時(shí)可以將比特形式的數(shù)據(jù)轉(zhuǎn)換回e語(yǔ)言的抽象描述，以便于對(duì)設(shè)計(jì)行為與預(yù)期結(jié)果進(jìn)行檢查。除此之外，e語(yǔ)言還可以實(shí)現(xiàn)設(shè)計(jì)時(shí)序行為的檢查。如果一個(gè)中斷必須在請(qǐng)求后的5個(gè)周期后發(fā)出，可以通過(guò)e語(yǔ)言來(lái)描述這個(gè)設(shè)計(jì)屬性，通過(guò)仿真來(lái)檢查其是否滿足。，e語(yǔ)言還可以用來(lái)進(jìn)行基于斷言的功能覆蓋率驗(yàn)證。
&nb
基于e語(yǔ)言的驗(yàn)證環(huán)境與仿真器的交互
在具體介紹基于e語(yǔ)言的驗(yàn)證環(huán)境之前，先介紹一下基于e語(yǔ)言的驗(yàn)證環(huán)境與仿真器的通信機(jī)理。目前，Cadence公司的工具Specman Elite支持用e語(yǔ)言來(lái)建立驗(yàn)證自動(dòng)化系統(tǒng)，Specman Elite提供可配置、可再使用和可擴(kuò)展的驗(yàn)證組件，這些組件被稱為eVC。eVC采用驗(yàn)證語(yǔ)言e編寫(xiě)，能夠產(chǎn)生足夠多的測(cè)試激勵(lì)訊號(hào)，并能對(duì)設(shè)計(jì)行為與預(yù)期結(jié)果進(jìn)行檢查確認(rèn)。eVC可以極大地縮短驗(yàn)證時(shí)間，提高產(chǎn)品品質(zhì)。所以本文將以Specman為例來(lái)介紹基于e語(yǔ)言的驗(yàn)證環(huán)境與仿真器是如何協(xié)同工作的。
Specman和仿真器在仿真的過(guò)程中是兩個(gè)獨(dú)立
圖2 仿真器結(jié)構(gòu)
仿真環(huán)境包含以下各組成部分：
Specman：整個(gè)驗(yàn)證環(huán)境是用e語(yǔ)言實(shí)現(xiàn)的，其中包括約束、激勵(lì)產(chǎn)生、驅(qū)動(dòng)、檢查、覆蓋率等，所有的e文件都由Specman編譯和仿真。
仿真器：Verilog或VHDL仿真器，它通過(guò)stubs文件與Specman進(jìn)行通信。
外界庫(kù)：仿真用到的一些模型可能是基于C語(yǔ)言的，e語(yǔ)言可以很好地導(dǎo)入這些模型來(lái)進(jìn)行仿真。
設(shè)計(jì)：基于Verilog或VHDL的設(shè)計(jì)。
仿真文件：在仿真中可能用到的一些外部模型，如總線功能模型等。
頂層：包括設(shè)計(jì)和各種模型的例化和一些驅(qū)動(dòng)輸入或收集輸出的寄存器。
Stubs文件：Specman讀入所有的e文件，然后用一個(gè)命令來(lái)生成所需要的Stubs文件，這個(gè)文件在仿真過(guò)程中是由仿真器編譯和仿真的。
基于e語(yǔ)言的驗(yàn)證環(huán)境
基于e語(yǔ)言的驗(yàn)證環(huán)境包括許多組成部分，其基本結(jié)構(gòu)如圖3所示。
圖3 基本結(jié)構(gòu)
其中數(shù)據(jù)對(duì)象代表固定格式的測(cè)試向量，如數(shù)據(jù)包、視頻中的一幀數(shù)據(jù)，或CPU的一種指令。激勵(lì)產(chǎn)生
Specman提供約束解釋器和通信信道來(lái)進(jìn)行e語(yǔ)言的仿真，界面對(duì)象(interface object)負(fù)責(zé)將數(shù)據(jù)對(duì)象驅(qū)動(dòng)給設(shè)計(jì)的界面，系統(tǒng)對(duì)象(system object)包括各種不同的界面對(duì)象。界面對(duì)象和系統(tǒng)對(duì)象根據(jù)每個(gè)設(shè)計(jì)來(lái)編寫(xiě)，如對(duì)CPU進(jìn)行驗(yàn)證時(shí)，根據(jù)設(shè)計(jì)定義輸入給CPU的數(shù)據(jù)對(duì)象(指令格式等)，因此驗(yàn)證環(huán)境不需要隨著設(shè)計(jì)的改變而改變，所以一個(gè)設(shè)計(jì)的環(huán)境是可以重用的。不同的測(cè)試激勵(lì)通過(guò)約束數(shù)據(jù)對(duì)象、界面對(duì)象、系統(tǒng)對(duì)象來(lái)產(chǎn)生。驗(yàn)證環(huán)境的劃分框
圖4 驗(yàn)證環(huán)境的劃分框圖
基于e語(yǔ)言的驗(yàn)證環(huán)境的文件層次結(jié)構(gòu)如圖5所示，其頂層文件名字固定為sys，在sys下例化所有的模塊。
圖5 文件層次結(jié)構(gòu)
結(jié)語(yǔ)
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品，版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng)，轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類(lèi)作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí)，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題，請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場(chǎng)疑難問(wèn)題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場(chǎng)調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號(hào)采集：調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 編碼器的工作原理及作用1
- 超強(qiáng)整理！PCB設(shè)計(jì)之電流與線寬的關(guān)系2
- 三星（SAMSUNG）貼片電容規(guī)格對(duì)照表3
- 電腦藍(lán)屏代碼大全4
- 國(guó)標(biāo)委發(fā)布《電動(dòng)汽車(chē)安全要求第3部分：人員觸電防護(hù)》第1號(hào)修改單5
- 通俗易懂談上拉電阻與下拉電阻6
- 繼電器的工作原理以及驅(qū)動(dòng)電路7
- 電容單位8
- 跟我學(xué)51單片機(jī)（三）：?jiǎn)纹瑱C(jī)串口通信實(shí)例9
- 一種三極管開(kāi)關(guān)電路設(shè)計(jì)10
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析
- 高速PCB信號(hào)完整性（SI）設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)（PLL）中的環(huán)路濾波器：參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容（EMC）設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
