O 緩沖信息規(guī)范）格式的 I/O 驅(qū)動器模型。
　　越來越多的先進設(shè)計要求更詳細的提取、EM 分析以及熱分析與仿真，特別是那些采用 SIP 以及混合模擬、數(shù)字或高速 RF 的 IC。某些研究甚至在考慮將天線集成到 SIP 中。所幸，很多久經(jīng)考驗的供應(yīng)商都能為前沿應(yīng)用提供工具，它們是 Ansoft、EEsof、Cadence、Synopsys、Flomerics 和 Optimal等公司。
　　例如，一片 SIP 經(jīng)常混合有模擬與數(shù)字 IC，并且通常是互相挨著，而不是堆疊式，以保證屏蔽。在一個雙 IC SIP 中，設(shè)計師需要分別對器件芯片和封裝進行寄生提取和信號完整性與功率完整性分析。然后設(shè)計師還要將 SIP 作為一個整體單元，放在整個系統(tǒng)中進行分析。
　　如果設(shè)計中帶有高速信號的 RF 塊（易受數(shù)字部分的影響），或者芯片采用絲焊堆疊起來，則分析會更加復(fù)雜。提取的數(shù)據(jù)量可能極其龐大，迫使用戶采用基于模型的技術(shù)。
　　EEsof 和 Ansoft 都提供 2 D規(guī)劃器和 3 D EM 仿真器。雖然 RF 工具一般發(fā)展很慢，Ansoft 近仍推出了 Nexxim 電路仿真器，并注明這是由馬薩諸塞 技術(shù)學(xué)院教授 Jacob White 開發(fā)，作為該公司旗艦 HFSS（高頻結(jié)構(gòu)仿真器）的補充。Nexxim 采用相同的電路網(wǎng)表和庫模型進行瞬態(tài)和諧波均衡分析。Ansoft 的營銷總監(jiān) Larry Williams 指出，該工具可以增加運行時間，將混合的模型用于 IC、封裝和印制電路板設(shè)計。采用這種方案后，設(shè)計師無需調(diào)和不同仿真器運行的分析差異，無需每次運行使用各自的網(wǎng)表和器件模型。
　　Williams 說：“我們?yōu)殡姶艌鼋⒛Ｐ蜁r總會面臨挑戰(zhàn)，因為要使設(shè)計工程師易于使用它的提取。但是，一旦你得到了模型，該如何在電路仿真器中使用它？比如說，如果你使用一個傳統(tǒng)的片上寄生參數(shù)提取器，你的電路仿真器很快就會垮掉。大多數(shù)人會說去用快速的 Spice 仿真器，但它經(jīng)常會對有源器件作過度簡化。我們需要的是一個更好的電路仿真器。這就是開發(fā) Nexxim 的原因?！盇nsoft 亦提供 Turbo Package Analyzer，這是一個采用邊界元件方法、用于多管腳數(shù) BGA 封裝的封裝建模工具。
　　Agilent 的 EEsof 小組也提供一個先進的 3 D規(guī)劃 EM 工具，即 Momentum。公司近推出了該工具的 64 b版本，以應(yīng)對電磁場解算器面臨的容量問題。
　　EDA 業(yè)正在開始加快在 IC 與封裝協(xié)同設(shè)計方面的工作，這主要歸功于 TSMC 將 IC 與封裝協(xié)同設(shè)計加入自己的 90 nm 設(shè)計參考流程中。雖然 EDA 公司正在加快腳步，但他們離成功登頂還很遙遠。大多數(shù)供應(yīng)商承認，如果 SIP 繼續(xù) 保持自己的增長速度，則對 IC 完整性的需求會愈加強烈，也許這是 EDA 供應(yīng)商為 SIP 設(shè)計開發(fā)一個子流程的機會。但是，人們還不確定應(yīng)由哪個設(shè)計小組負責(zé) SIP：是 IC 設(shè)計小組？封裝設(shè)計小組？亦或系統(tǒng)設(shè)計小組。也許 SIP 設(shè)計會變得非常復(fù)雜，甚至需要一個全新的設(shè)計師或設(shè)計小組。讓我們拭目以待。

參考文獻
1. www.tsmc.com/tsmcdotcom/PRListingNewsAction.doaction=detail&LANG=E& newsid="1521"&newsdate=2004/07/15.
2. www.fractus.com.

---

　　附文1：‘M’在‘M-Systems’的意思不是‘單片’
　　當(dāng) M-Systems 多年前推出自己的 MDOC（片上單片磁盤）混合型 NAND 引導(dǎo)器件時，集成 NAND內(nèi)核和 NAND 控制器與軟件功能的單個芯片成為了一個 SOC（單片系統(tǒng)）。M-Systems 移動部門副總裁 Ariel Mashkovitz 稱 M-Systems 很快發(fā)現(xiàn)，為每種 NAND 和 NAND 密度都開發(fā)一個新 SOC 是不切實際的，尤其是在一個日趨熱門的市場上NAND 供應(yīng)商們都在快速地增加密度等級的情況下。
　　因此，M-Systems 準備轉(zhuǎn)向 SIP（系統(tǒng)封裝）模型，它在一個 IC 上保持有控制器和相關(guān)軟件，而 NAND 在另一個 IC 上。該公司可以調(diào)整控制器上的軟件，用一個封裝就能適應(yīng)不同供應(yīng)商、不同密度的各類 NAND 器件。這意味著當(dāng)客戶產(chǎn)品開發(fā)中出現(xiàn)更高密度的 NAND 時，M-Systems 可以快速地實現(xiàn) NAND 更替。今天，SIP 模型已經(jīng)具備對 M-System 具有相當(dāng)?shù)挠绊懥?，該公司甚至將產(chǎn)品改名為片上“Mobile”（移動）磁盤，而不再是片上“單片”磁盤。

---

　　附文2：解釋兩種方法

　　今天的 ASIC 供應(yīng)商都要面對 IC 與封裝設(shè)計的挑 戰(zhàn)。LSI LogIC與 NEC 在協(xié)同設(shè)計上也遇到類似問題，但他們各自解決問題的方法和工具卻有所不同。
　　LSI Logic 用一個整合的小組，保證在過程開始時設(shè)計師就考慮到封裝的因素。LSI Logic 營銷經(jīng)理 Yogi Ranade 說，LSI 的一個設(shè)計小組通常包括 ASIC 設(shè)計師、一個芯片與封裝信號完整性、一個封裝設(shè)計師/布局，以及一個系統(tǒng)/方法工程師。Ranade 說：“他們會坦率交流，快速地判斷假設(shè)情景。因為他們采用不同語言，使用不同的工具?！?br>　　Ranade 指出，在 LSI，信號完整性工程師通常使用 Ansoft 的 Turbo Package Analyzer 或 Optimal 技術(shù)公司的 3 D電磁場解算器。封裝設(shè)計師用 Cadence 的 APD（應(yīng)用參數(shù)描述器）工具，而 IC 設(shè)計工程師則使用一般的 ASIC 工具。
　　Ranade 稱，雖然這一代商用工具支持標準格式，各個小組可以互相傳送文件，但跨學(xué)科的設(shè)計與分析流程仍需要進一步改善。
　　Ranade 說：“假設(shè)信號完整性分析告訴你這根走線會造成信號中斷，要是在封裝環(huán)境下就可以快速修改，那 就完美了。這樣，你就能夠為 IC 設(shè)計建立更好的信號完整性限制。但這種假設(shè)性分析來得不會像我們期望的那么快?！?br>　　Ranade 表示，一切能夠幫助系統(tǒng)級工程師與 IC 和封裝工程師共同分擔(dān)問題的做法都有助進一步改進這種方法。他說：“今天在硅片方面，我們在硅片頂面有了重新分配層，這樣可以布出絲焊盤的走線。我們在這個領(lǐng)域進行了大量分析，我們認為 EDA工具能夠幫助我們更有效地完成絲焊盤的走線?！?br>　　NEC Electronics America 的工程經(jīng)理 Han Park 則稱，NEC 有一個與 IC 設(shè)計師密切合作的封裝設(shè)計團隊。由于 EDA 業(yè)開發(fā)工具流的速度緩慢，該團隊開發(fā)了自己的設(shè)計軟件和方法。
　　Park 說：“幾年前，我們發(fā)現(xiàn)不能再單獨設(shè)計封裝了。你必須統(tǒng)一考慮硅片與封裝?！?br>　　Park 解釋說，在封裝問題出現(xiàn)早期，IC 設(shè)計師可以在布局時安排各種功能，這樣在封裝時就不會出現(xiàn)問題。如果封裝設(shè)計師盡早知道了硅片的問題，他們可以在封裝的問題區(qū)域增加功能或屏蔽，例如設(shè)置去耦電容器。
　　NEC 的工具包括 RLC 提取，以及信號完整性和功率完整性分析。它目前支持倒裝片封裝，但工具架構(gòu)師正在為今年初部署的絲焊設(shè)計開發(fā)另一個版本。
　　Park 并不認為 NEC 會提供商業(yè)化工具，但他說公司正在評估商業(yè)化可能性，如果 EDA 業(yè)先于 NEC 提供，則可能轉(zhuǎn)向商業(yè)化工具。