JTAG測(cè)試
出處:hui7744 發(fā)布于:2007-04-29 10:52:00
JTAG技術(shù)是指每個(gè)器件引腳的測(cè)試點(diǎn)都建在器件內(nèi),并把這些測(cè)試點(diǎn)連接到5-Wire串行總線上。可以在簡(jiǎn)單的PC機(jī)上進(jìn)行測(cè)試開(kāi)發(fā)和執(zhí)行測(cè)試。這種測(cè)試技術(shù)的特點(diǎn)是:
·PC成為完整的測(cè)試系統(tǒng);
·成本低,開(kāi)發(fā)時(shí)間短及通用硬件。隨著元件封裝密度繼續(xù)增加,測(cè)試和調(diào)試的物理接入正在減少。幾年前就預(yù)見(jiàn)JTAG邊界掃描測(cè)試能解決此問(wèn)題,但是,當(dāng)時(shí)只有少量器件符合JTAG。現(xiàn)在,解決測(cè)試接入問(wèn)題已取得進(jìn)展,用JTAG作為解決問(wèn)題的技術(shù),正在使人們更加關(guān)注,使得半導(dǎo)體廠家在不斷地推出JTAG依從器件。

圖1 開(kāi)發(fā)系統(tǒng)流程圖
避免用探針探測(cè)
對(duì)于區(qū)域陣列互連的表面貼裝器件(如BGA、微型BGA封裝以及芯片規(guī)模封裝)采用針床測(cè)試產(chǎn)品是困難的,避免用測(cè)試工具進(jìn)行探針探測(cè)。
JTAG能提供一種解決方案,但是,代JTAG測(cè)試開(kāi)發(fā)是以板為中心方法,這意味著任何板變化在對(duì)修改的板進(jìn)行測(cè)試前,也需要新的測(cè)試向量。這不適合于開(kāi)發(fā)工作,在開(kāi)發(fā)工作中,短時(shí)間內(nèi)設(shè)計(jì)要多次改變。
然而,把元件邊界掃描描述語(yǔ)言(BSDL)文件與板排線表列和測(cè)試描述結(jié)合起來(lái),通過(guò)板本身的地址和數(shù)據(jù)總線,對(duì)安裝在板上的很多器件(不管它們是JTAG依從與否)接入是可以的。
一個(gè)特殊器件的BSDL文件通常可從供應(yīng)商得到。另一方面,用語(yǔ)言可容易地寫測(cè)試描述。自動(dòng)化工具可以快速地接入JTAG和非JTAG元件,用BSDL文件,板排線表列和測(cè)試描述作為輸入數(shù)據(jù)。這允許在開(kāi)發(fā)環(huán)境中容易修正測(cè)試。此外,以后每次器件用在項(xiàng)目中時(shí),可以從庫(kù)中重新調(diào)出和重新使用BSDL文件和測(cè)試描述。
小變化,大影響
準(zhǔn)備和采用邊界掃描測(cè)試方式有一個(gè)小變化,但對(duì)于JTAG加速開(kāi)發(fā),以相同的時(shí)間克服測(cè)試探針接入問(wèn)題提供更大的機(jī)會(huì)。例如,器件為中心的測(cè)試能和JTAG在制作樣機(jī)PCB前驗(yàn)證排線表列。在硬件設(shè)計(jì)過(guò)程中,設(shè)計(jì)人員也可以地評(píng)估測(cè)試的有效范圍,若必要,也可想辦法提高測(cè)試有效范圍。其后,當(dāng)首批板從制造返回時(shí),可用JTAG來(lái)行使板功能,例如,可以測(cè)試功能框圖(如存儲(chǔ)器子系統(tǒng)和硬外設(shè)),并在軟件準(zhǔn)備好之前,集中注意任何硬件缺陷,以便修補(bǔ)。
SoC受益
靈活、以器件為中心的JTAG工具另一應(yīng)用領(lǐng)域是流行的SoC(系統(tǒng)芯片)裝置。SoC復(fù)雜性正在增加,特別是現(xiàn)在更多設(shè)計(jì)用嵌入式芯核在小的芯片面積內(nèi)增加功能。JTAG為快速和的硬件— 軟件衫詞迪執(zhí)砥韉魘越涌冢峁┮桓齜獎(jiǎng)愕墓摺K孀乓的詬嗟娜艘?guī)r饈兜皆誑朔導(dǎo)屎圖逼炔饈暈侍庵蠮TAG的潛能,現(xiàn)在市場(chǎng)上JTAG依從元件比兩年前多很多。然而,在系統(tǒng)CAD排線表列中連接一個(gè)JTAG器件,測(cè)試非JTAG器件也是可能的。
Cambridge Technology Group 在IP電話設(shè)計(jì)中成功地測(cè)試一個(gè)非JTAG依從的Ethernet 控制器。而用XJTAG(開(kāi)發(fā)人員用的一種新的JTAG工具),人們能夠用元件制造商的數(shù)據(jù)來(lái)生成一個(gè)描述文件,能寫實(shí)際的Ethernet信息包到控制器而不運(yùn)行處理器。通過(guò)環(huán)回連接器讀信息包返回,使能IP電話Ethernet 功能,進(jìn)行全部的測(cè)試。
較少的用戶描述
正在出現(xiàn)JTAG依從外設(shè),工程師只需編寫較少的用戶描述。另外,一些器件沒(méi)有JTAG依從形式。例如SDRAM模塊和閃存器件對(duì)成本特敏感,而且更迭非常快。用高頻語(yǔ)言(如XJTAG的XJease)生成器件為中心的測(cè)試使得能快速和地產(chǎn)生器件的描述,并在以后設(shè)計(jì)中可重新使用。
JTAG在整個(gè)產(chǎn)品壽命期正在變得重要。很多方面都可從JTAG中受益,這包括設(shè)計(jì)驗(yàn)證、樣機(jī)調(diào)試、測(cè)試工程和早期樣機(jī)測(cè)試以及產(chǎn)品測(cè)試和在現(xiàn)場(chǎng)進(jìn)行板的測(cè)試、更新和維修。
工程技術(shù)人員需要一個(gè)解決方案,用在產(chǎn)品壽命期的不同階段。關(guān)鍵準(zhǔn)則包括重新可用的測(cè)試描述,容易移植在不同的板上,以節(jié)省工程師時(shí)間以及測(cè)試JTAG和非JTAG器件的能力。
下一代工具
設(shè)計(jì)實(shí)現(xiàn)上述規(guī)則的下一代JTAG工具的特性包括文件鎖定來(lái)保護(hù)已通過(guò)測(cè)試的程序,防止未許可或非控制存取和編輯。對(duì)于給定板或產(chǎn)品,封裝所有文件為單個(gè)文件,這使得在不同計(jì)算機(jī)或工作站之間容易傳輸。允許容易地分配文件鎖定測(cè)試到產(chǎn)品部門、制造伙伴或現(xiàn)場(chǎng)組。
XJTAG是JTAG工具中強(qiáng)大的一種,它也提供稱之為XJRunner的單獨(dú)運(yùn)行環(huán)境。主要目的在于制造現(xiàn)場(chǎng)和現(xiàn)場(chǎng)支持,它共享主要工具的GUI,它能解碼和解壓縮分組測(cè)試文件。也能為一組板產(chǎn)生序列號(hào)和接口條形碼讀機(jī),以支持跟蹤能力或計(jì)算編程MAC地址。■(京湖)
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- PCB電磁兼容性(EMC)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/15 14:39:47
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范2026/4/14 16:02:09
- PCB焊盤與過(guò)孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)2026/4/13 16:14:19
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- MOSFET在汽車電子中的應(yīng)用要求
- 通信設(shè)備電源管理IC應(yīng)用解析
- 通信設(shè)備連接器選型與設(shè)計(jì)
- PCB電磁兼容性(EMC)設(shè)計(jì)核心實(shí)操規(guī)范
- 物聯(lián)網(wǎng)節(jié)點(diǎn)低功耗設(shè)計(jì):信號(hào)鏈中的濾波與功耗管理
- 同步整流中MOSFET的應(yīng)用要點(diǎn)
- 輸出短路對(duì)電源芯片的影響
- 連接器壽命評(píng)估與可靠性設(shè)計(jì)
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范









