系統(tǒng)級(jí)封裝(SiP)的發(fā)展前景(下)
出處:維庫電子市場網(wǎng) 發(fā)布于:2023-07-28 16:32:24
模組形式的SiP的基本制造流程,其中虛線框部分是表示專用設(shè)備開發(fā)與工藝研究工作需要重視的領(lǐng)域。在這些領(lǐng)域SiP技術(shù)的發(fā)展需求正在將設(shè)備的生產(chǎn)能力以及與其相關(guān)聯(lián)的工藝能力推向極限。
當(dāng)前的許多模組主要應(yīng)用SMT來進(jìn)行0201元件的焊接——采用的焊接材料、零部件,以及工藝專用設(shè)備都是的,接近各自的極限能力。所使用的無鉛焊料膏還需要繼續(xù)進(jìn)行改進(jìn),以便能夠與回流溫度更相適應(yīng),也便于進(jìn)行清洗。這個(gè)要求十分重要,因?yàn)閼?yīng)用SiP技術(shù)時(shí),芯片焊接與引線鍵合工序都是在SMT安裝以后進(jìn)行的。因此對(duì)于焊接處的清洗的要求是十分嚴(yán)格的,并且它直接影響附著力的好壞和鍵合的可靠性。
用下在現(xiàn)場實(shí)際使用過程中就容易產(chǎn)生失效。
為了提高生產(chǎn)效率,也為了節(jié)約材料,大多數(shù)SiP的組裝工作都是以陣列組合(matrix format)的方式進(jìn)行,在完成模塑與測試工序以后,然后再進(jìn)行劃分分割成為單個(gè)的器件。劃分分割可以采用鋸開或者沖壓工藝。鋸開工藝靈活性比較強(qiáng),也不需要多少專用工具,沖壓工藝則生產(chǎn)效率比較高,成本較低,但是需要使用專門的工具。需要研究開發(fā)新的分割工藝(singulation),使之能夠高速,地處理各種不同類型材料制成的陣列組合器件,也便于更進(jìn)一步降低成本。
為了進(jìn)一步提高集成度,進(jìn)一步改進(jìn)系統(tǒng)的性能,需要首先改進(jìn)基板材料和基板加工技術(shù)。目前芯片上的互連密度繼續(xù)以每兩年提高30%的速度在提高,而基板上互連密度的提高速度則低得多。因此兩者之間的差距越來越大。需要開發(fā)小于25微米線寬與間距的互連線的制造加工技術(shù)以及與之相聯(lián)系的材料,以縮小上述差距。這是非常重要的舉措。這些制造加工技術(shù)與材料的成本也不能過高。
由于大多數(shù)SiP的應(yīng)用都以無鉛電子產(chǎn)品為目標(biāo),因此SiP產(chǎn)品必須能夠適應(yīng)無鉛材料較高回流溫度的要求。這就要求所采用的材料與加工的零件能夠承受多次260℃回流溫度的加工。許多有機(jī)HDI多層板基板應(yīng)用具有比較低的Ts(玻璃軟化溫度)的材料,這些材料在如此高的回流溫度下容易產(chǎn)生扭曲變形,性能也可能降低。因此需要開發(fā)新的材料以提高低成本HDI基板材料的加工溫度極限。
不論是模組類型的SiP,還是層疊芯片類型的SiP,或者是引線框架類型的SiP,大多數(shù)情況下都在裝配過程中采用頂部包封技術(shù)。一般情況下零部件產(chǎn)業(yè)部門并沒有針對(duì)這方面的應(yīng)用對(duì)零件進(jìn)行質(zhì)量鑒定,而這方面的應(yīng)用又的確有一些特殊的要求需要特別留意。因此產(chǎn)業(yè)界需要為這方面的應(yīng)用開發(fā)標(biāo)準(zhǔn)的鑒定程序,以及相對(duì)應(yīng)的加速測試方法等。并且需要確定這方面的應(yīng)用所呈現(xiàn)的特殊失效模式與機(jī)理。針對(duì)不同的零件類型進(jìn)行特性測試,制定合適的技術(shù)規(guī)范條件。
為了盡可能降低整個(gè)封裝的外形尺寸,在封裝內(nèi)安置盡可能多的芯片,芯片層疊類型的SiP正在千方百計(jì)地努力改進(jìn)在更薄的芯片上鍵合引線的工藝技術(shù),以減輕引線跨越(overhans)所引起的不良影響。采用引線鍵合工藝技術(shù)的SiP在芯片上和芯片下面的空間所產(chǎn)生的引線跨越是不可避免的。解決引線跨越問題需要認(rèn)真減薄芯片的厚度,仔細(xì)注意鍵合力的大小。對(duì)于材料性質(zhì)比較脆弱,機(jī)械強(qiáng)度比較低的GaAs器件,更需要特別注意防止引線跨越所產(chǎn)生的不良影響。
隨著芯片厚度的減薄和高深寬比腐蝕技術(shù)的改進(jìn),現(xiàn)在有可能在芯片上制造穿孔,以便將引出線焊接塊安置在IC芯片的背面。這就為垂直層疊芯片之間實(shí)現(xiàn)引線的3D互連創(chuàng)造了條件。這樣芯片之間的空間已經(jīng)不再需要,因此可以降低器件外形的總厚度。微小的穿孔和相應(yīng)的微小的焊接塊都需要高度的對(duì)準(zhǔn)技術(shù),也需要掌握能夠?qū)穸冗_(dá)到10微米甚至更薄的芯片進(jìn)行背面加工,以及處理這樣薄芯片的其它工藝技術(shù)。
使用焊料球來實(shí)現(xiàn)芯片與芯片之間的直接互連,在芯片之間不可避免地存在一個(gè)縫隙,其高度決定于焊料球的直徑。多次反復(fù)的回流工序可能會(huì)對(duì)焊料下的金屬冶金層UBM(under Bump-Metallurgy)產(chǎn)生不良影響。Cu-Sn和Cu之間的固液互擴(kuò)散技術(shù)以及銅與銅的直接鍵合技術(shù)有可能為大幅度減小垂直層疊芯片之間的縫隙,以及使之能夠承受多次回流工序的影響創(chuàng)造了條件。
固液相互擴(kuò)散的結(jié)果生成Cu3Sn與Cu6Sn,金屬間化合物層。此金屬間化合物層的熔點(diǎn)溫度比加工處理溫度(Sn的熔點(diǎn)溫度)要高。因此有可能連續(xù)地進(jìn)行許多次芯片的層疊時(shí),經(jīng)過隨后的高溫存儲(chǔ)Cu6Sn5轉(zhuǎn)變?yōu)镃u3Sn,僅僅留存下含Cu比較多的Cu3Sn,應(yīng)該仔細(xì)控制Sn層的厚度。薄Cu層(在幾毫米附近)要求具有1微米的表面平整度。
應(yīng)用等離子體激活工藝可以使Cu與Cu直接鍵合溫度從450℃降低至200℃。這樣也為多芯片層疊時(shí)進(jìn)行多次鍵合創(chuàng)造了條件。這時(shí)也要求具有極好的表面平整度,在1微米左右。
3D封裝的優(yōu)點(diǎn)在于可以提高互連線的密度,降低器件外形的總體高度。由于有可能將不同類型的IC芯片層疊在一起,而又具有較高的互連線密度,因此3D封裝技術(shù)具有很好的應(yīng)用前景。但是,加工的成品率和測試的方案將決定它是否能夠成功地實(shí)現(xiàn)。此外除了上述困難以外,它還需要與成本低廉的普通的SiP競爭,才能夠勝利地?fù)屨际袌觥?/p>
系統(tǒng)級(jí)封裝技術(shù)融合了電子制造服務(wù)產(chǎn)業(yè)(EMS)的表面安裝技術(shù)、半導(dǎo)體封裝服務(wù)產(chǎn)業(yè)(SAS)的半導(dǎo)體裝配技術(shù)與測試技術(shù)。這種融合強(qiáng)迫表面安裝技術(shù)工序和裸芯片的裝配技術(shù)工序必須在同一個(gè)工廠內(nèi)進(jìn)行,這一改變遇到了一些困難,要求必須解決一些基本的產(chǎn)業(yè)結(jié)構(gòu)問題。這兩部分產(chǎn)業(yè)(EMS與SAS)的商業(yè)運(yùn)行模式并不相同,對(duì)這兩種產(chǎn)業(yè)的要求也不相同;各自遵循的技術(shù)規(guī)范、使用的設(shè)備、所需要具有的操作技巧也不相同。
為了達(dá)到合理的利潤率,SAS公司確定毛利率指標(biāo)為20%左右;而EMS公司的毛利率一般在10%左右。這種商務(wù)運(yùn)行模式的不同,是由于兩種工廠需要攤銷的管理費(fèi)用,間接成本存在差異,例如,一家需要潔凈廠房,一家只需要標(biāo)準(zhǔn)廠房環(huán)境。所承擔(dān)的研究開發(fā)費(fèi)用、勞動(dòng)力費(fèi)用、設(shè)備費(fèi)用也不盡相同。因此如果要發(fā)展SiP技術(shù)產(chǎn)業(yè),電子制造公司就必須建立一種新的運(yùn)行模式,這種模式應(yīng)該融合了SAS與EMS兩種模式的結(jié)構(gòu)。這種模式還必須能夠保證達(dá)到每年降低15%產(chǎn)品制造成本的產(chǎn)業(yè)目標(biāo),這樣才能夠具有起碼的競爭能力。
此外,EMS與SAS運(yùn)行時(shí)所遵循的質(zhì)量規(guī)范與可靠性標(biāo)準(zhǔn)并不相同。EMS廠商采用IPC電路板組裝的技術(shù)規(guī)范,而SAS廠商則遵循JEDEC零部件技術(shù)規(guī)范。這樣一來,同樣的SiP,如果加工的場地不同,就可能產(chǎn)生重要的區(qū)別。關(guān)于這一點(diǎn)必須按照終產(chǎn)品的市場要求來進(jìn)行調(diào)整。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范2026/4/14 16:02:09
- PCB焊盤與過孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)2026/4/13 16:14:19
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號(hào)連接器設(shè)計(jì)要點(diǎn)
- PCB焊盤與過孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)
- 汽車電子常用電子元器件選型指南
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析









