Latch-Up(鎖定)
出處：JOSONCAO 發(fā)布于：2007-04-29 10:11:03
Latch-Up(鎖定)是CMOS存在一種寄生電路的效應(yīng)，它會導(dǎo)致VDD和VSS短路，使得晶片損毀，或者至少系統(tǒng)因電源關(guān)閉而停擺。這種效應(yīng)是早期CMOS技術(shù)不能被接受的重要原因之一。在制造更新和充分了解電路設(shè)計技巧之后，這種效應(yīng)已經(jīng)可以被控制了。 CMOS電路之所以會產(chǎn)生Latch-Up效應(yīng)，我們可以用圖2.29來表示。在圖中我們以剖面圖來看一個CMOS反相器如何發(fā)生此效應(yīng)，而且它是用P型阱制造生產(chǎn)。在這個圖中，我們同時也描繪了寄生電路，它包含了兩個BJT(一個縱向npn和一個橫向pnp)和兩個電阻(RS是因N型襯底產(chǎn)生，Rw是因P阱產(chǎn)生)。BJT的特性和MOS是完全兩樣的。
CMOS電路中的寄生PNPN效應(yīng)
CMOS電路中的寄生PNPN效應(yīng)
關(guān)鍵詞：Latch-Up(鎖定)
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
相關(guān)技術(shù)資料
- 高速PCB信號完整性（SI）設(shè)計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容（EMC）設(shè)計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計（DFM）核心實操規(guī)范2026/4/8 10:41:07
- PCB測試點設(shè)計與檢測適配核心實操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計與熱管理核心實操規(guī)范2026/4/3 14:38:57
技術(shù)分類
廣告
熱門技術(shù)資料
最新技術(shù)資料
- 高速PCB信號完整性（SI）設(shè)計核心實操規(guī)范
- 鎖相環(huán)（PLL）中的環(huán)路濾波器：參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容（EMC）設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析
