TTL各系列集成門電路主要性能指標
出處:kebi216 發(fā)布于:2007-04-29 10:11:03
TTL電路的主要性能指標
1. 電路的關態(tài)-指電路的輸出管處于截止工作狀態(tài)時的電路狀態(tài),此時在電路輸出端可得到 VO=VOH,電路輸出高電平。
2. 電路的開態(tài)-指電路的輸出管處于飽和工作狀態(tài)時的電路狀態(tài),此時在輸出端可得到 VO=VOL,電路輸出低電平。
3 . 電路的電壓傳輸特性-指電路的輸出電壓VO隨輸入電壓Vi變化而變化的性質或關系(可用曲線表示,與晶體管電壓傳輸特性相似)。
4 . 輸出高電平VOH-與非門電路輸入端中至少一個接低電平時的輸出電平。
5 . 輸出低電平VOL-與非門電路輸入端全部接高電平時的輸出電平。
6 . 開門電平VIHmin-為保證輸出為額定低電平時的輸入高電平(VON)。
7. 關門電平VILmax-為保證輸出為額定高電平時的輸入低電平(VOFF)。
8 . 邏輯擺幅VL-輸出電平的變化區(qū)間,VL=VOH-VOL。
9 . 過渡區(qū)寬度VW-輸出不確定區(qū)域(非靜態(tài)區(qū)域)寬度,VW=VIHmin-VILmax。
10 . 低電平噪聲容限VNML-輸入低電平時,所容許的噪聲電壓。其表達式為 VNML=VILmax-VILmin=VILmax- VOL(實用電路)。
11. 高電平噪聲容限VNMH-輸入高電平時,所容許的噪聲電壓。其表達式為 VNMH=VIHmax-VIHmin=VOH- VIHmin(實用電路)。
12 . 電路的帶負載能力(電路的扇出系數)-指在保證電路的正常邏輯功能時,該電路多可驅動的同類門個數。對門電路來講,輸出有兩種穩(wěn)定狀態(tài),即應同時考慮電路開態(tài)的帶負載能力和電路關態(tài)的帶負載能力。
13 . 輸入短路電流IIL-指電路被測輸入端接地,而其它輸入端開路時,流過接地輸入端的電流。
14. 輸入漏電流(拉電流,高電平輸入電流,輸入交叉漏電流)IIH-指電路被測輸入端接高電平,而其它輸入端接地時,流過接高電平輸入端的電流。
15 . 靜態(tài)功耗-指某穩(wěn)定狀態(tài)下消耗的功率,是電源電壓與電源電流之乘積。電路有兩個穩(wěn)態(tài),則有導通功耗和截止功耗,電路靜態(tài)功耗取兩者平均值,稱為平均靜態(tài)功耗。
16 . 瞬態(tài)延遲時間td-從輸入電壓Vi上跳到輸出電壓Vo開始下降的時間間隔。Delay-延遲。
17. 瞬態(tài)下降時間tf-輸出電壓Vo從高電平VOH下降到低電平VOL的時間間隔。Fall-下降。
18 . 瞬態(tài)存儲時間ts-從輸入電壓Vi下跳到輸出電壓Vo開始上升的時間間隔。Storage-存儲。
19 . 瞬態(tài)上升時間tr-輸出電壓Vo從低電平VOL上升到高電平VOH的時間間隔。Rise-上升。
20. 瞬態(tài)導通延遲時間tPHL-(實用電路)從輸入電壓上升沿中點到輸出電壓下降沿中點所需要的時間。
21 . 瞬態(tài)截止延遲時間tPLH-(實用電路)從輸入電壓下降沿中點到輸出電壓上升沿中點所需要的時間。
22 . 平均傳輸延遲時間tpd-為瞬態(tài)導通延遲時間tPHL和瞬態(tài)截止延遲時間tPLH的平均值,是討論電路瞬態(tài)的實用參數。
上一篇:雙極型電路的版圖設計
下一篇:Latch-Up(鎖定)
版權與免責聲明
凡本網注明“出處:維庫電子市場網”的所有作品,版權均屬于維庫電子市場網,轉載請必須注明維庫電子市場網,http://www.hbjingang.com,違反者本網將追究相關法律責任。
本網轉載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網贊同其觀點或證實其內容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時,必須保留本網注明的作品出處,并自負版權等法律責任。
如涉及作品內容、版權等問題,請在作品發(fā)表之日起一周內與本網聯(lián)系,否則視為放棄相關權利。
- 高速PCB信號完整性(SI)設計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43
- PCB可制造性設計(DFM)核心實操規(guī)范2026/4/8 10:41:07
- PCB測試點設計與檢測適配核心實操規(guī)范2026/4/7 11:55:25
- PCB散熱設計與熱管理核心實操規(guī)范2026/4/3 14:38:57









