集成電路中的MOS晶體管模型
出處:maychang 發(fā)布于:2007-04-29 10:11:03
MOS模型
MOS的模型是SPICE的MOSFET模型中簡單的一種。該模型適于溝長大于5微米,柵氧化層厚度大于500埃的MOSFET。計算速度快但不。
MOSFET的二級模型是基于幾何圖形的分析模型。在MOSFET的二級模型中,考慮了小尺寸器件的一些二級效應的影響。該模型適于溝長大于2微米,溝道寬度在6微米左右,柵氧化層厚度大于250埃的MOSFET。考慮的主要的二級效應包括:
(1) 短溝和窄溝效應對閾值電壓的影響。
(2) 表面電場對載流子遷移率的影響。
(3) 載流子的漂移度飽和。
(4) 亞閾值電流(弱反型電流)。
計算速度慢, 仍不夠, 輸出電阻不連續(xù)
MOSFET的三級模型是一個包括短溝和窄溝等二級效應的半經(jīng)驗模型。與MOSFET的二級模型相比,計算效率較高,但它的經(jīng)驗模型參數(shù)與器件尺寸有關。該模型適于溝長大于1微米,柵氧化層大于200埃的MOSFET。其中主要考慮的二級效應有:
(1) 漏壓感應的表面勢壘降低(DIBL)對閾值電壓的影響。
(2) 短溝和窄溝效應對閾值電壓的影響。
(3) 表面電場對載流子遷移率的影響。
(4) 載流子的漂移速度飽和。
三級模型中的亞閾值區(qū)電流與二級模型相同。
計算速度快, 但輸出電阻不連續(xù)。
MOS晶體管的電流-電壓方程
對于MOS晶體管的電流-電壓特性的經(jīng)典描述是薩氏方程。
式中的λ是溝道長度調(diào)制因子,表征了溝道長度調(diào)制的程度,當不考慮溝道長度調(diào)制作用時,λ=10~5m硅柵P阱CMOS工藝溝道長度調(diào)制因子λ的典型值:
其中, 為NMOS的導電因子,
為NMOS的本征導電因子,
,為電子遷移率,介電常數(shù) ,其中 為真空電容率,等于 ;
為二氧化硅相對介電常數(shù),約等于3.9;
為柵氧化層的厚度;W為溝道寬度;L為溝道長度;(W/L)稱為器件的寬長比,是器件設計的重要參數(shù)。
在非飽和區(qū),漏源電流-漏源電壓關系是一個
拋物線方程,當VDS→0時,忽略平方項的影響,
漏源電流—漏源電壓呈線性關系。
IDS=kN{2(VGS-VTN)VDS}
對應每一個VGS,拋物線方程的值發(fā)生在
臨界飽和點VDS=VGS-VTN之處,當漏源電壓繼續(xù)
增加,則器件進入飽和區(qū),這時的漏源電流與漏
源電壓關系由溝道長度調(diào)制效應決定。薩氏方程是MOS晶體管設計的重要、也是常用的方程。
上一篇:數(shù)字電路設計方法
下一篇:集成電路的版圖設計規(guī)則
版權與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權均屬于維庫電子市場網(wǎng),轉載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關法律責任。
本網(wǎng)轉載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉載時,必須保留本網(wǎng)注明的作品出處,并自負版權等法律責任。
如涉及作品內(nèi)容、版權等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關權利。
- 高溫環(huán)境下電源IC選型建議2026/4/13 13:53:19
- 電源IC在惡劣環(huán)境中的防護設計2026/4/10 11:03:45
- 電源IC在便攜式設備中的設計要點2026/4/9 10:06:18
- AC-DC電源模塊選型指南2026/4/8 10:35:45
- 如何選擇適合你項目的AC-DC電源轉換方案?2026/4/8 10:15:39









