Verilog HDL 語言初是于1983 年由Gateway Design Automation 公司為其模擬器產(chǎn)品開發(fā)的硬
件建模語言。那時它只是一種專用語言。由于他們的模擬、仿真器產(chǎn)品的廣泛使用，Verilog HDL
作為一種便于使用且實用的語言逐漸為眾多設計者所接受。在努力增加語言普及性的活動
中，Verilog HDL 語言于1990 年被推向公眾領域。Open Verilog International（O V I ）是促進
Verilog 發(fā)展的國際性組織。1992 年，OVI 決定致力于推廣Verilog OVI 標準成為IEEE 標準。這一
努力獲得成功，Verilog 語言于1995 年成為IEEE 標準，稱為IEEE Std1364－1995 。完整的標
準在Verilog 硬件描述語言參考手冊中有詳細描述。