Verilog HDL 語言概述
出處：txg8 發(fā)布于：2007-04-29 10:09:31
Verilog HDL 語言具有下述描述能力：設計的行為特性、設計的數(shù)據(jù)流特性、設計的結構組成
以及包含響應監(jiān)控和設計驗證方面的時延和波形產(chǎn)生機制。所有這些都使用同一種建模語言。此
外，Verilog HDL 語言提供了編程語言接口，通過該接口可以在模擬、驗證期間從設計外部訪問設
計，包括模擬的具體控制和運行。
以及包含響應監(jiān)控和設計驗證方面的時延和波形產(chǎn)生機制。所有這些都使用同一種建模語言。此
外，Verilog HDL 語言提供了編程語言接口，通過該接口可以在模擬、驗證期間從設計外部訪問設
計，包括模擬的具體控制和運行。
Verilog HDL 語言不僅定義了語法，而且對每個語法結構都定義了清晰的模擬、仿真語義。因
此，用這種語言編寫的模型能夠使用Verilog 仿真器進行驗證。語言從C 編程語言中繼承了多種操
作符和結構。Verilog HDL 提供了擴展的建模能力，其中許多擴展初很難理解。但是，Verilog HDL 語言的子集非常易于學習和使用，這對大多數(shù)建模應用來說已經(jīng)足夠。當然,完整的硬件
描述語言足以對從復雜的芯片到完整的電子系統(tǒng)進行描述。
此，用這種語言編寫的模型能夠使用Verilog 仿真器進行驗證。語言從C 編程語言中繼承了多種操
作符和結構。Verilog HDL 提供了擴展的建模能力，其中許多擴展初很難理解。但是，Verilog HDL 語言的子集非常易于學習和使用，這對大多數(shù)建模應用來說已經(jīng)足夠。當然,完整的硬件
描述語言足以對從復雜的芯片到完整的電子系統(tǒng)進行描述。
版權所有，侵權必究
來源:零八我的愛
關鍵詞：Verilog HDL 語言概述
版權與免責聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負版權等法律責任。
如涉及作品內(nèi)容、版權等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關權利。
相關技術資料
- 什么是氫氧燃料電池,氫氧燃料電池的知識介紹2025/8/29 16:58:56
- SQL核心知識點總結2025/8/11 16:51:36
- 等電位端子箱是什么_等電位端子箱的作用2025/8/1 11:36:41
- 基于PID控制和重復控制的復合控制策略2025/7/29 16:58:24
- 什么是樹莓派?一文快速了解樹莓派基礎知識2025/6/18 16:30:52
技術分類
廣告
熱門技術資料
