MOSFET是Metal-Oxide-Silicon Field Effect Transistor的英文縮寫，平面型器件結構，按照導電溝道的不同可以分為NMOS和PMOS器件。MOS器件基于表面感應的原理，是利用垂直的柵壓VGS實現對水平IDS的控制。它是多子（多數載流子）器件。用跨導描述其放大能力。

典型的鋁柵MOS器件的平面和剖面結構如圖所示。

NMOS和PMOS在結構上完全相像，所不同的是襯底和源漏的摻雜類型。簡單地說，NMOS是在P型硅的襯底上，通過選擇摻雜形成N型的摻雜區(qū)，作為NMOS的源漏區(qū)；PMOS是在N型硅的襯底上，通過選擇摻雜形成P型的摻雜區(qū)，作為PMOS的源漏區(qū)。如圖所示，兩塊源漏摻雜區(qū)之間的距離稱為溝道長度L，而垂直于溝道長度的有效源漏區(qū)尺寸稱為溝道寬度W。對于這種簡單的結構，器件源漏是完全對稱的，只有在應用中根據源漏電流的流向才能確認具體的源和漏。

器件的柵電極是具有一定電阻率的多晶硅材料，這也是硅柵MOS器件的命名根據。在多晶硅柵與襯底之間是一層很薄的優(yōu)質二氧化硅，它是絕緣介質，用于絕緣兩個導電層：多晶硅柵和硅襯底，從結構上看，多晶硅柵-二氧化硅介質-摻雜硅襯底
(Poly-Si--SiO2--Si)
形成了一個典型的平板電容器，通過對柵電極施加一定極性的電荷，就必然地在硅襯底上感應等量的異種電荷。這樣的平板電容器的電荷作用方式正是MOS器件工作的基礎。
工作特點
柵極控制器件
源、漏擴散區(qū)為反偏pn結，外加電壓，器件不導通，處于隔離狀態(tài)
外加柵極電壓，直到電壓達到一個閾值（稱為閾值電壓VT），器件導通。

關鍵:柵極調控
MOSFET的特點
只有一種載流子(電子或空穴)
靠柵極電場進行電導調制。調制源漏之間的電阻
電場由柵極加電壓的作用產生

沒有少子儲存效應
可以制成高速器件
目前應用多

以SiO2為柵介質時，叫MOS器件，這是常使用的器件形式。歷史上也出現過以Al2O3為柵介質的MAS器件和以 Si3N4為柵介質的MNS 器件，以及以SiO2+Si3N4為柵介質的MNOS器件，統(tǒng)稱為金屬-絕緣柵-半導體器件--MIS 器件。
以Al為柵電極時，稱鋁柵器件。以重摻雜多晶硅(Poly-Si) 為柵電極時， 稱硅柵器件。它是當前MOS器件的主流器件。 硅柵工藝是利用重摻雜的多晶硅來代替鋁做為MOS管的柵電極，使MOS電路特性得到很大改善，它使VTP下降1.1V，也容易獲得合適的VTN值并能提高開關速度和集成度。

硅柵工藝具有自對準作用，這是由于硅具有耐高溫的性質。柵電極，更確切的說是在柵電極下面的介質層，是限定源、漏擴散區(qū)邊界的擴散掩膜，使柵區(qū)與源、漏交迭的密勒電容大大減小，也使其它寄生電容減小，使器件的頻率特性得到提高。另外，在源、漏擴散之前進行柵氧化，也意味著可得到淺結。
self aligned poly-silicon process 自對準多晶硅工藝

鋁柵工藝為了保證柵金屬與漏極鋁引線之間有一定的間隔，要求漏擴散區(qū)面積要大些。而在硅柵工藝中覆蓋源漏極的鋁引線可重迭到柵區(qū)，這是因為有一絕緣層將柵區(qū)與源漏電極引線隔開，從而可使結面積減少30%~40%。
硅柵工藝還可提高集成度，這不僅是因為擴散自對準作用可使單元面積大為縮小，而且因為硅柵工藝可以使用“二層半布線”即一層鋁布線，一層重摻雜多晶硅布線，一層重摻雜的擴散層布線。由于在制作擴散層時，多晶硅要起掩膜作用，所以擴散層不能與多晶硅層交叉，故稱為兩層半布線．鋁柵工藝只有兩層布線：一層鋁布線，一層擴散層布線。硅柵工藝由于有兩層半布線，既可使芯片面積比鋁柵縮小50%又可增加布線靈活性。

當然，硅柵工藝較之鋁柵工藝復雜得多，需增加多晶硅淀積、等離子刻蝕工序，而且由于表面層次多，臺階比較高，表面斷鋁，增加了光刻的困難，所以又發(fā)展了以Si3N4作掩膜的局部氧化LOCOS--Local oxidation on silicon
(又稱為 MOSIC 的局部氧化隔離工藝Local Oxidation Isolation for MOSIC) ，或稱等平面硅柵工藝。

擴散條連線由于其電容較大，漏電流也較大，所以盡量少用，一般是將相應管子的源或漏區(qū)加以延伸而成。擴散條也用于短連線，注意擴散條不能跨越多晶硅層，有時把這層連線稱為“半層布線”。因硼擴散薄層電阻為30～120Ω/□，比磷擴散的R□大得多，所以硼擴散連線引入的分布電阻更為可觀，擴散連線的寄生電阻將影響輸出電平是否合乎規(guī)范值，同時也因加大了充放電的串聯(lián)電阻而使工作速度下降。因此，在CMOS電路中，當使用硼擴散條做連線用時要考慮到這一點。

當在NMOS的柵上施加相對于源的正電壓VGS時，柵上的正電荷在P型襯底上感應出等量的負電荷，隨著VGS的增加，襯底中接近硅-二氧化硅界面的表面處的負電荷也越多。其變化過程如下：當VGS比較小時，柵上的正電荷還不能使硅-二氧化硅界面處積累可運動的電子電荷，這是因為襯底是P型的半導體材料，其中的多數載流子是正電荷空穴，柵上的正電荷首先是驅趕表面的空穴，使表面正電荷耗盡，形成帶固定負電荷的耗盡層。

這時，雖然有VDS的存在，但因為沒有可運動的電子，所以，并沒有明顯的源漏電流出現。增加VGS，耗盡層向襯底下部延伸，并有少量的電子被吸引到表面，形成可運動的電子電荷，隨著VGS的增加，表面積累的可運動電子數量越來越多。這時的襯底負電荷由兩部分組成：表面的電子電荷與耗盡層中的固定負電荷。如果不考慮二氧化硅層中的電荷影響，這兩部分負電荷的數量之和等于柵上的正電荷的數量。當電子積累達到一定水平時，表面處的半導體中的多數載流子變成了電子，即相對于原來的P型半導體，具有了N型半導體的導電性質，這種情況稱為表面反型。

根據晶體管理論，當NMOS晶體管表面達到強反型時所對應的VGS值，稱為NMOS晶體管的閾值電壓VTN (Threshold voltage for N-channel transistor)。這時，器件的結構發(fā)生了變化，自左向右，從原先的 n+-p-n+結構，變成了n+-n-n+結構，表面反型的區(qū)域被稱為溝道區(qū)。在VDS的作用下，N型源區(qū)的電子經過溝道區(qū)到達漏區(qū)，形成由漏流向源的漏源電流。顯然，VGS的數值越大，表面處的電子密度越大，相對的溝道電阻越小，在同樣的VDS的作用下，漏源電流越大。

當VGS大于VTN，且一定時，隨著VDS的增加，NMOS的溝道區(qū)的形狀將逐漸的發(fā)生變化。在VDS較小時，溝道區(qū)基本上是一個平行于表面的矩形，當VDS增大后，相對于源端的電壓VGS和VDS在漏端的差值VGD逐漸減小，并且因此導致漏端的溝道區(qū)變薄，當達到VDS=VGS-VTN時，在漏端形成了VGD=VGS-VDS=VTN的臨界狀態(tài)，這一點被稱為溝道夾斷點，器件的溝道區(qū)變成了楔形，薄的點位于漏端，而源端仍維持原先的溝道厚度。器件處于VDS=VGS-VTN的工作點被稱為臨界飽和點。

在逐漸接近臨界狀態(tài)時，隨著VDS的增加，電流的變化偏離線性，NMOS晶體管的電流-電壓特性發(fā)生彎曲。在臨界飽和點之前的工作區(qū)域稱為非飽和區(qū)，顯然，線性區(qū)是非飽和區(qū)中VDS很小時的一段。繼續(xù)在一定的VGS條件下增加VDS (VDS>VGS-VTN)，在漏端的導電溝道消失，只留下耗盡層，溝道夾斷點向源端趨近。由于耗盡層電阻遠大于溝道電阻，所以這種向源端的趨近實際上位移值∆L很小，漏源電壓中大于VGS-VTN的部分落在很小的一段由耗盡層構成的區(qū)域上，有效溝道區(qū)內的電阻基本上維持臨界時的數值。因此，再增加源漏電壓VDS，電流幾乎不增加，而是趨于飽和。

這時的工作區(qū)稱為飽和區(qū)，左圖顯示了器件處于這種狀態(tài)時的溝道情況，右圖是完整的NMOS晶體管電流—電壓特性曲線。圖中的虛線是非飽和區(qū)和飽和區(qū)的分界線，VGS<VTN的區(qū)域為截止區(qū)。

事實上，由于∆L的存在，實際的溝道長度L將變短，對于L比較大的器件，∆L/L比較小，對器件的性能影響不大，但是，對于短溝道器件，這個比值將變大，對器件的特性產生影響。器件的電流-電壓特性在飽和區(qū)將不再是水平直線的性狀，而是向上傾斜，也就是說，工作在飽和區(qū)的NMOS器件的電流將隨著VDS的增加而增加。這種在VDS作用下溝道長度的變化引起飽和區(qū)輸出電流變化的效應，被稱為溝道長度調制效應。衡量溝道長度調制的大小可以用厄萊(Early)電壓VA表示，它反映了飽和區(qū)輸出電流曲線上翹的程度。受到溝道長度調制效應影響的NMOS伏-安特性曲線如圖所示。

雙極性晶體管的輸出特性曲線形狀與MOS器件的輸出特性曲線相似，但線性區(qū)與飽和區(qū)恰好相反。MOS器件的輸出特性曲線的參變量是VGS ，雙極性晶體管的輸出特性曲線的參變量是基極電流IB。
衡量溝道長度調制的大小可以用厄萊(Early)電壓VA表示，它反映了飽和區(qū)輸出電流曲線上翹的程度。 

PMOS的工作原理與NMOS相類似。因為PMOS是N型硅襯底，其中的多數載流子是電子，少數載流子是空穴，源漏區(qū)的摻雜類型是P型，所以，PMOS的工作條件是在柵上相對于源極施加負電壓，亦即在PMOS的柵上施加的是負電荷電子，而在襯底感應的是可運動的正電荷空穴和帶固定正電荷的耗盡層，不考慮二氧化硅中存在的電荷的影響，襯底中感應的正電荷數量就等于PMOS柵上的負電荷的數量。當達到強反型時，在相對于源端為負的漏源電壓的作用下，源端的正電荷空穴經過導通的P型溝道到達漏端，形成從源到漏的源漏電流。同樣地，VGS越負(越大)，溝道的導通電阻越小，電流的數值越大。

與NMOS一樣，導通的PMOS的工作區(qū)域也分為非飽和區(qū)，臨界飽和點和飽和區(qū)。當然，不論NMOS還是PMOS，當未形成反型溝道時，都處于
截止區(qū)，其電壓條件是
VGS<VTN (NMOS)，
VGS>VTP (PMOS)，
值得注意的是，
PMOS的VGS和VTP都是負值。
PMOS的電流-電壓特性曲線
如圖所示。

以上的討論，都有一個前提條件，即當VGS=0時沒有導電溝道，只有當施加在柵上的電壓大于器件的閾值電壓的時，器件才開始導通，在漏源電壓的作用下，才能形成漏源電流。以這種方式工作的MOS器件被稱為
增強型(enhancement mode)
又稱常關閉型(normally-off) MOS晶體管。
所以，上面介紹的是增強型NMOS晶體管和增強型PMOS晶體管。

除了增強型MOS器件外，還有一類MOS器件，它們在柵上的電壓值為零時(VGS=0)，在襯底上表面就已經形成了導電溝道，在VDS的作用下就能形成漏源電流。這類MOS器件被稱為
耗盡型(depletion mode)
又稱常開啟型(normally-on) MOS晶體管。
耗盡型NMOS管的剖面結構如圖所示。

耗盡型MOS晶體管分為耗盡型NMOS晶體管和耗盡型PMOS晶體管。對于耗盡型器件，由于VGS=0時就存在導電溝道，因此，要關閉溝道將施加相對于同種溝道增強型MOS管的反極性電壓。對耗盡型NMOS晶體管，由于在VGS=0時器件的表面已經積累了較多的電子，因此，必須在柵極上施加負電壓，才能將表面的電子“趕走”。同樣地，對耗盡型PMOS晶體管，由于在VGS=0時器件的表面已經存在積累的正電荷空穴，因此，必須在柵極上施加正電壓，才能使表面導電溝道消失。

使耗盡型器件的表面溝
道消失所必須施加的電
壓，稱為夾斷電壓VP (pinch-off)，
顯然，NMOS的夾斷電壓
VPN<0，PMOS的夾斷電壓
VPP>0。耗盡型NMOS管的
電流-電壓特性曲線如右圖
所示。
耗盡型NMOS晶體管夾斷電壓VP的符號為負。增強型NMOS晶體管閾值電壓VT的符號為正。

耗盡型器件的初始導電溝道的形成主要來自兩個方面：①柵與襯底之間的二氧化硅介質中含有的固定電荷的感應；②通過工藝的方法在器件襯底的表面形成一層反型材料。顯然，前者較后者具有不確定性，二氧化硅中的固定正電荷是在二氧化硅形成工藝中或后期加工中引入的，通常是不希望存在的。后者則是為了獲得耗盡型MOS晶體管而專門進行的工藝加工，通常采用離子注入的方式在器件的表面形成與襯底摻雜類型相反(與源漏摻雜類型相同)的區(qū)域，例如，為獲得耗盡型NMOS管，在P型襯底表面通過離子注入方式注入Ⅴ價元素磷或砷，形成N型的摻雜區(qū)作為溝道。由于離子注入可以的控制摻雜濃度，因此器件的夾斷電壓值具有可控性。

綜上所述，MOS晶體管具有四種基本類型：增強型NMOS晶體管，耗盡型NMOS晶體管，增強型PMOS晶體管，耗盡型PMOS晶體管。在實際的邏輯電路應用中，一般不使用耗盡型PMOS晶體管。這四種MOS晶體管的表示符號如圖所示。