摘要：分析了等測(cè)頻在實(shí)現(xiàn)時(shí)存在的問題，介紹了一種基于自適應(yīng)分頻法的頻率測(cè)量技術(shù)，可達(dá)到簡(jiǎn)化測(cè)量電路、提高系統(tǒng)可靠性、實(shí)現(xiàn)高和寬范圍測(cè)量的目的。由于PC104總線、FPGA等嵌入式技術(shù)的使用，使得整個(gè)測(cè)量系統(tǒng)具有體積小、功耗低、便于攜帶等特點(diǎn)。

在電子測(cè)量中，頻率是基本的測(cè)量量之一。目前采用比較廣泛的是等測(cè)頻法（多周期同步測(cè)量法）這種方法具有測(cè)量高、測(cè)量不隨被測(cè)信號(hào)的變化而變化的特點(diǎn)。但這種方法需要的硬件開銷大，且同步電路結(jié)構(gòu)復(fù)雜，易造成誤觸發(fā)，可靠性不高。本文針對(duì)等測(cè)頻法的不足，采用自適應(yīng)的分頻方法對(duì)被測(cè)信號(hào)進(jìn)行連續(xù)分頻，從而產(chǎn)生可靠的閘門控制信號(hào)，簡(jiǎn)化了電路的結(jié)構(gòu)；同時(shí)根據(jù)實(shí)際需要，在設(shè)計(jì)中加入了頻率信號(hào)的預(yù)處理電路，并結(jié)合PC104總線以及FPGA等技術(shù)，實(shí)現(xiàn)了對(duì)頻率信號(hào)寬范圍、高速度、高的測(cè)量。該系統(tǒng)作為某型號(hào)計(jì)量校準(zhǔn)裝置的一部分，已很好地應(yīng)用于實(shí)際使用中。

1 等測(cè)頻原理及其改進(jìn)
等測(cè)頻是在直接測(cè)頻的基礎(chǔ)上發(fā)展而來的。等測(cè)頻的特點(diǎn)就是在整個(gè)頻率范圍內(nèi)都能達(dá)到同樣的測(cè)量，且與被測(cè)信號(hào)頻率大小無關(guān)。
在測(cè)量過程中，預(yù)置閘門信號(hào)的上升沿啟動(dòng)測(cè)量過程，但此時(shí)對(duì)被測(cè)信號(hào)計(jì)數(shù)的計(jì)數(shù)器1和對(duì)基準(zhǔn)時(shí)鐘計(jì)數(shù)的計(jì)數(shù)器2并沒有開始計(jì)數(shù)。預(yù)置閘門信號(hào)變?yōu)楦唠娖胶?，被測(cè)信號(hào)的個(gè)上升沿使得實(shí)際閘門信號(hào)變?yōu)楦唠娖接行盘?hào)，計(jì)數(shù)器1和2開始計(jì)數(shù)。當(dāng)預(yù)置閘門信號(hào)變?yōu)榈碗娖叫盘?hào)時(shí)，計(jì)數(shù)器1和2并沒有立即停止計(jì)數(shù)，而是要等到緊接在其后的被測(cè)信號(hào)的上升沿到來時(shí)，實(shí)際閘門信號(hào)變?yōu)榈碗娖綗o效信號(hào)時(shí)才停止計(jì)數(shù)。若記計(jì)數(shù)器1的計(jì)數(shù)值為N1，計(jì)數(shù)器2的計(jì)數(shù)值為N2，基準(zhǔn)頻率為f0，被測(cè)頻率為fx，則有fx=f0·N2/N1。
等測(cè)頻方法除了需要兩個(gè)計(jì)數(shù)器分別對(duì)被測(cè)信號(hào)和基準(zhǔn)時(shí)鐘進(jìn)行計(jì)數(shù)外，還需要附加一個(gè)額外的計(jì)數(shù)器來產(chǎn)生預(yù)置閘門控制信號(hào)，而且由于預(yù)置閘門控制信號(hào)的引入，增加了同步電路的復(fù)雜度。當(dāng)被測(cè)信號(hào)頻率較高時(shí)，被測(cè)信號(hào)的上升沿和預(yù)置閘門信號(hào)的下降沿可能會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)的問題，從而造成誤觸發(fā)，影響了測(cè)量，降低了系統(tǒng)的可靠性。
針對(duì)這一問題，改進(jìn)以后的等測(cè)頻原理所示。
其工作過程分為精測(cè)和精測(cè)兩步。精測(cè)時(shí)，將被測(cè)信號(hào)的預(yù)分頻數(shù)設(shè)置為2，對(duì)其進(jìn)行分頻，分頻后信號(hào)的上升沿啟動(dòng)計(jì)數(shù)器1對(duì)基準(zhǔn)頻率進(jìn)行計(jì)數(shù)，其后緊接著的下降沿啟動(dòng)計(jì)數(shù)器1對(duì)基準(zhǔn)頻率進(jìn)行計(jì)數(shù)，其后緊接著的下降沿使計(jì)數(shù)停止，根據(jù)計(jì)數(shù)值的大小估算出被測(cè)信號(hào)的頻率。精測(cè)時(shí)，根據(jù)此前估算的頻率和預(yù)選設(shè)定的測(cè)量時(shí)間，調(diào)整被測(cè)信號(hào)的預(yù)分頻數(shù)（譬如預(yù)先設(shè)定的測(cè)量時(shí)間為1s，估計(jì)的被測(cè)信號(hào)頻率為6000Hz，那么調(diào)整后預(yù)分頻數(shù)為1/（1/6000）=6000），再重復(fù)對(duì)基準(zhǔn)頻率的計(jì)數(shù)過程，完成頻率測(cè)量。

這種改進(jìn)既實(shí)現(xiàn)了等測(cè)量的基本思路——被測(cè)信號(hào)的測(cè)量時(shí)間為整數(shù)個(gè)周期，又可根據(jù)被測(cè)信號(hào)頻率的不同，自動(dòng)調(diào)整被信號(hào)的預(yù)分頻數(shù)，直接利用分頻后的信號(hào)作為控制信號(hào)。這樣就將會(huì)對(duì)被測(cè)信號(hào)的計(jì)數(shù)和分頻合二為一，從而簡(jiǎn)化了電路結(jié)構(gòu)，減少了硬件開銷，避免了誤觸發(fā)，提高了測(cè)量系統(tǒng)的可靠性，達(dá)到了寬范圍、等測(cè)量的要求。
2 誤差分析
設(shè)被測(cè)信號(hào)頻率為fx，基準(zhǔn)信號(hào)頻率為f0，對(duì)基準(zhǔn)信號(hào)頻率的計(jì)數(shù)值為N0，精測(cè)時(shí)被測(cè)信號(hào)的分頻數(shù)為Nx，則依據(jù)改進(jìn)后的等測(cè)頻原理，被測(cè)信號(hào)頻率fx=2·f0·Nx/N0。
測(cè)量結(jié)果的相對(duì)不確定度為：

預(yù)分頻數(shù)Nx不存在±1誤差，所以根號(hào)中的第二頻為0；在實(shí)際中，采用高穩(wěn)晶振，其相對(duì)不確定度可達(dá)1×10 -7；而由于采用對(duì)被測(cè)頻率連續(xù)進(jìn)行分頻，使閘門時(shí)間足夠長（如1s），這樣填充的基準(zhǔn)脈沖數(shù)可達(dá)10 7，N0的誤差就是±1，所以N0的相對(duì)不確定度也可達(dá)到1×10 -7。綜合起來，頻率測(cè)量結(jié)果的相對(duì)不確定度可達(dá)10 -7數(shù)量級(jí)，實(shí)現(xiàn)了高測(cè)量。同時(shí)對(duì)于頻率越低的信號(hào)，N0會(huì)越大，其相對(duì)不確定度會(huì)更小，但由于晶振的相對(duì)不確定性的影響，它仍然只能達(dá)到10 -7數(shù)量級(jí)，要想進(jìn)一步提高測(cè)量，就必須使用更高的晶振。

3 硬件設(shè)計(jì)
測(cè)頻系統(tǒng)的硬件設(shè)計(jì)所示。
作為一個(gè)實(shí)際的頻率校頻系數(shù)，測(cè)量的頻率信號(hào)不僅有標(biāo)準(zhǔn)的TTL電平信號(hào)，也有正弦信號(hào)以及需要隔離的頻率信號(hào)，所以在測(cè)頻系數(shù)時(shí)，對(duì)不同類型的頻率信號(hào)進(jìn)行處理（光電隔離、滯回比較、信號(hào)整型等），這樣便使整個(gè)測(cè)頻系統(tǒng)能夠得到廣泛的應(yīng)用。
PC104嵌入式處理器具有體積小、集成度高、可靠性高、功耗低、便于攜帶等特點(diǎn)，可作為測(cè)頻系統(tǒng)的控制器，完成頻率測(cè)量的控制和運(yùn)算任務(wù)。

現(xiàn)場(chǎng)可編程門陣列FPGA由于具有集成度高、高速度和高穩(wěn)定性的特點(diǎn)，而被廣泛應(yīng)用到數(shù)字邏輯電路的設(shè)計(jì)中。本測(cè)頻系統(tǒng)的就是一塊FPGA芯片——Altera公司的EPF10K10，所有的邏輯模塊均在FPGA中實(shí)現(xiàn)。
測(cè)頻工作原理如下：由四選一選擇開關(guān)選擇一路信號(hào)作為當(dāng)前的測(cè)量通道；被測(cè)信號(hào)進(jìn)入分頻模塊，按預(yù)置分頻數(shù)進(jìn)行分頻；分頻后的信號(hào)通過閘門信號(hào)產(chǎn)生模塊產(chǎn)生閘門控制信號(hào)，當(dāng)閘門控制信號(hào)為高電平有效信號(hào)時(shí)，基準(zhǔn)時(shí)鐘被測(cè)量計(jì)數(shù)器模塊計(jì)數(shù)；測(cè)量停止后，產(chǎn)生相應(yīng)的停止標(biāo)志位和溢出標(biāo)志位，以供軟件進(jìn)行查詢；當(dāng)軟件查詢到測(cè)量停止時(shí)，讀取計(jì)數(shù)器數(shù)值，計(jì)算后得到頻率值。

4 軟件設(shè)計(jì)
根據(jù)測(cè)頻過程的思考，可編寫相應(yīng)的軟件。
本文設(shè)計(jì)的等測(cè)頻系統(tǒng)，從原理上對(duì)傳統(tǒng)的等測(cè)頻方法進(jìn)行了一些改進(jìn)，采用自適應(yīng)分頻方法，簡(jiǎn)化了電路結(jié)構(gòu)，提高了系統(tǒng)可靠性；測(cè)量可達(dá)10 -7數(shù)量級(jí)，測(cè)量范圍從0.1Hz到50MHz，實(shí)現(xiàn)了高、寬范圍的測(cè)量。而在實(shí)際設(shè)計(jì)中，通過使用PC104總線和FPGA芯片等技術(shù)，使整個(gè)系統(tǒng)具有體積小、功耗低、便于攜帶等特點(diǎn)，可以方便地應(yīng)用到野外條件下的頻率測(cè)量和校準(zhǔn)中。