基于FPGA的FIR濾波器的實(shí)現(xiàn)

基于rom的查找表內(nèi)。 2.2.6 后處理單元 后處理單元的主要功能是對(duì)數(shù)據(jù)進(jìn)行四舍五入和從數(shù)據(jù)流中取出需要的數(shù)據(jù)。完成四舍五入功能需要一個(gè)16位的加法器，取數(shù)據(jù)則需要16位并行d觸發(fā)器。 2.2.7 控制單元 控制單元主要由計(jì)數(shù)器和d觸發(fā)器組成。它對(duì)電路的控制主要包括：在電路開始工作前進(jìn)行全局復(fù)位，作好工作準(zhǔn)備；對(duì)輸入單元的工作進(jìn)行控制；提供中間處理單元正常工作所必須的一些信號(hào)；提供最終輸出結(jié)果時(shí)的輸出同步信號(hào)（outsyn）。 2.3 電路原理及功能仿真 采用xilinx公司的xc4005epc84設(shè)計(jì)的16階fir低通數(shù)字濾波器的硬件電路最上層的電路原理圖如圖３所示。 圖３是fir數(shù)字濾波器的上層圖，其輸入輸出管腳情況和硬件資源占用情況分別見表２和表３。 為了檢測(cè)設(shè)計(jì)的電路能否連續(xù)正確地工作，連續(xù)輸入了16位數(shù)據(jù)（十進(jìn)制），分別為：100,101,102,103,104,105,106,107,-101,-102,-103,-104,-105,-106,-107。fir數(shù)字濾波器硬件仿真結(jié)果（前16個(gè)輸出）如表４所示。在表４中同時(shí)列出了根據(jù)文獻(xiàn)[4]編寫的程序所得到的軟件計(jì)算結(jié)果。