基于DSP和FPGA的電視觀瞄系統(tǒng)設計(圖)

i 5.0中一個非常實用的工具是軟邏輯分析儀，它通過標準jtag的方式就提供給用戶可視化的在線分析能力。只要把bytemastermv電纜連接在ep2s30f484的jtag頭上，添加邏輯分析文件，在里面定義好要觀察的信號，觸發(fā)信號、方式，時鐘，采樣深度等參數(shù)，編譯完成后從jtag下載到fpga內(nèi)部，就可以運行，并實時的獲得圖形化的分析結果。 ● dsp設計 adsp2183是的高速增強定點16位數(shù)字信號處理芯片。作為主控芯片，adsp2183的接口主要可分為圖像串行傳輸接口、串行通信接口、tl16c552a控制接口、字節(jié)存儲區(qū)間接口、i/o空間接口、重疊數(shù)據(jù)存儲區(qū)間接口、ez-ice控制接口及其他一些io接口。對dsp主要就是設計存儲器地址空間，adsp2183有4個獨立的存儲空間：數(shù)據(jù)存儲器、程序存儲器、字節(jié)存儲器、i/o存儲器。它們都有相應的片選，支持外部訪問。其中，字節(jié)存儲器空間達到4mb，支持從廉價的8位存儲器引導和實時存取。如圖3所示，adsp2183的所有數(shù)據(jù)線、地址線、存儲器片選、中斷控制和部分i/o都連到了ep2s30f484上。dsp可以像訪問內(nèi)部存儲器一樣，訪問在fpga內(nèi)部

基于DSP和FPGA的電視觀瞄系統(tǒng)設計

i 5.0中一個非常實用的工具是軟邏輯分析儀，它通過標準jtag的方式就提供給用戶可視化的在線分析能力。只要把bytemastermv電纜連接在ep2s30f484的jtag頭上，添加邏輯分析文件，在里面定義好要觀察的信號，觸發(fā)信號、方式，時鐘，采樣深度等參數(shù)，編譯完成后從jtag下載到fpga內(nèi)部，就可以運行，并實時的獲得圖形化的分析結果。 ● dsp設計 adsp2183是的高速增強定點16位數(shù)字信號處理芯片。作為主控芯片，adsp2183的接口主要可分為圖像串行傳輸接口、串行通信接口、tl16c552a控制接口、字節(jié)存儲區(qū)間接口、i/o空間接口、重疊數(shù)據(jù)存儲區(qū)間接口、ez-ice控制接口及其他一些io接口。對dsp主要就是設計存儲器地址空間，adsp2183有4個獨立的存儲空間：數(shù)據(jù)存儲器、程序存儲器、字節(jié)存儲器、i/o存儲器。它們都有相應的片選，支持外部訪問。其中，字節(jié)存儲器空間達到4mb，支持從廉價的8位存儲器引導和實時存取。如圖3所示，adsp2183的所有數(shù)據(jù)線、地址線、存儲器片選、中斷控制和部分i/o都連到了ep2s30f484上。dsp可以像訪問內(nèi)部存儲器一樣，訪問在fpga內(nèi)部

TMS320C54XX系列DSP與PC機間串行通信的實現(xiàn)

national公司的微總線（microwire）均為同步串行協(xié)議。 目前幾乎所有的數(shù)字信號處理器都提供了一個或多個串行接口，然而，多數(shù)dsp芯片提供的是同步串口。在實際的應用中，也需要dsp能夠與外設進行異步串行通信，如與pc機進行串行數(shù)據(jù)傳輸就要求dsp系統(tǒng)具uart串行接口。針對這種情況，本文研究并實現(xiàn)了一種簡單、可靠的異步串口擴展方法。 1 擴展方案 綜合分析dsp應用系統(tǒng)中擴展異步串行接口的方案，其基本方法和優(yōu)缺點如下： （1）在dsp的并行總線上擴展uart芯片（如ti公司的tl16c552），用硬件實現(xiàn)異步數(shù)據(jù)傳輸。優(yōu)點是軟件實現(xiàn)簡單，缺點是在總線上還需擴展其它設備，這樣做使目標系統(tǒng)復雜化，增大系統(tǒng)體積。 （2）利用dsp的mcbsp和dma，在不擴展其它硬件的情況下，用軟件實現(xiàn)異步數(shù)據(jù)傳輸格式。這種方法的優(yōu)點在于硬件簡單，但軟件復雜，加大了cpu的負擔，所以不適合通信數(shù)據(jù)量大的場合。 （3）利用dsp的mcbsp同步串行接口，在擴展適當硬件的情況下，將同步數(shù)據(jù)變換為uart異步數(shù)據(jù)格式進行傳輸。這樣，就充分利用了dsp的片上資源，使硬件系統(tǒng)盡量簡單化。 綜合考慮硬件連接和

TL16C552FN的技術參數(shù)

產(chǎn)品型號:TL16C552FN
通道數(shù):2
FIFOs:16-Byte
工作電壓(V):5
封裝/溫度(℃):PLCC-68/0~70
描述:雙組的各帶16字節(jié)FIFO和并口的異步通信組件
價格/1片(套):￥50.80


  來源:TL16C552AIFN的技術參數(shù)

產(chǎn)品型號:TL16C552AIFN
通道數(shù):2
FIFOs:16-Byte
工作電壓(V):5
封裝/溫度(℃):PLCC-68/-40~85
描述:雙路各帶16字節(jié)FIFO的UART
價格/1片(套):￥52.20


  來源:

• TL16C552

  IBMPC/ATETM兼容；兩個TL16C550ACES；加強雙向打印機端口；16字節(jié)FIFO降低CPU中斷；在每個通道獨立控制傳輸，接收，連接狀態(tài)和數(shù)據(jù)設置中斷；獨立調(diào)制解調(diào)器控制信號用于每個通道；可編程串行接口特性用于每個通道：5，6，7或8位字符，偶數(shù)，奇數(shù)或無奇偶性位生成與監(jiān)測，1，1.5或2停止位生成，在每個通道三態(tài)TTL驅(qū)動能力用于數(shù)據(jù)和控制總線；硬件和軟件兼容TL16C452

急！幫我看一下！謝謝！

請幫我看一下這個程序sst89c54擴展兩個串口：tl16c552我用的是中斷方式，這個程序不能收，也不能發(fā)，我查了兩天找不出原因，它根本不能產(chǎn)生中斷，我的數(shù)據(jù)已到了引腳上，是不是初始化問題，我沒法查出原因。謝謝！程序功能：接收到一個數(shù)據(jù)產(chǎn)生中斷后保存在rec_buff中，然后發(fā)送這個數(shù)據(jù)rec_buff equ 030hrbr data 8000h ;tl16c552fn 接收緩存器 thr data 8000h ;發(fā)送保存寄存器 dll data 8000h ;波特率低位寄存器 dlm data 8001h ;波特率高位寄存器 ier data 8001h ;中斷允許寄存器 iir data 8002h ;中斷標志寄存器 fcr data 8002h ;fifo控制寄存器 lcr