異步FIFO和PLL在高速雷達(dá)數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

來(lái)的數(shù)據(jù)采集系統(tǒng)，且使用高速緩存后數(shù)據(jù)采集速率可達(dá)所采用的a／d轉(zhuǎn)換器輸出的最高速率，能充分發(fā)揮dsp算法處理功能強(qiáng)大、速度高的優(yōu)勢(shì)。而采用cycloneⅲfpga設(shè)計(jì)高速緩存，設(shè)計(jì)靈活、通用性強(qiáng)。整個(gè)系統(tǒng)具有實(shí)時(shí)性高、體積小、開(kāi)發(fā)周期短、易于維護(hù)和擴(kuò)展、適于實(shí)時(shí)信號(hào)處理等多個(gè)優(yōu)點(diǎn)。高速雷達(dá)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)主要包括高速a／d轉(zhuǎn)換電路、讀寫(xiě)控制邏輯電路、由雙時(shí)鐘fifo構(gòu)成的高速緩存電路、鎖相環(huán)、外部有源品振等，盡量選用高速器件以提高數(shù)據(jù)采集系統(tǒng)的瞬時(shí)帶寬和存儲(chǔ)深度。 高速a／d轉(zhuǎn)換器采用max101a，其最高采樣速率可達(dá)到500 ms／s，采樣精度為8 bit，該器件屬于直接轉(zhuǎn)換式模數(shù)轉(zhuǎn)換器即flash a／d轉(zhuǎn)換器，其特點(diǎn)是速度快，內(nèi)置1．2 ghz帶寬的采樣保持放大器，特有的量化設(shè)計(jì)使其具有較好的動(dòng)態(tài)特性。如果采集系統(tǒng)需更高的采樣速率，可使用多片a／d交替采樣。fpga采用ep3c120，ep3c120利用65 nm低功耗工藝，不但實(shí)現(xiàn)低功耗，還具有豐富的邏輯(120 kb邏輯單元)、存儲(chǔ)器(高達(dá)4 mbit)，及數(shù)字信號(hào)處理資源(288個(gè)dsp乘法器)。ep3c120的低功耗特性和其大