-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號
-
- 維庫官方抖音
-
- 微信頭條號
-
- |
- |
- |
- |
EP3SE110F1152C4N
2865
BGA/1608+
特價(jià)特價(jià)全新原裝現(xiàn)貨
EP3SE110F1152C4
801
1975/20+
專注軍工軍航事業(yè)，進(jìn)口原裝
EP3SE110F1152C4LN
4000
BGA/2023+
原裝原廠代理 可免費(fèi)送樣品
EP3SE110F1152C4N
203060
BGA/24+
一站配齊 原盒原包現(xiàn)貨 朱S Q2355605126
EP3SE110F1152C4G
5000
-/23+
的XILINXALTERA分銷商原裝長期供貨
EP3SE110F1152C4N
6800
BGA/25+
只做原裝現(xiàn)貨
EP3SE110F1152C4
2768
BGA/23+
原裝假一罰萬可提供原廠證明
EP3SE110F1152C4
10000
NA/25+
有上有貨原裝現(xiàn)貨可看貨，提供配單服務(wù)
EP3SE110F1152C4
5285
BGA/21+
軍用單位指定合供方/只做原裝，自家現(xiàn)貨
EP3SE110F1152C4
2350
BGA/2025+
一級代理，原裝假一罰十價(jià)格優(yōu)勢長期供貨
EP3SE110F1152C4
396
BGA/21+
優(yōu)勢庫存，特價(jià)出售 一站式配單服務(wù)
EP3SE110F1152C4
6607
-/2024+
現(xiàn)貨假一罰萬只做原廠原裝現(xiàn)貨
EP3SE110F1152C4
15988
BGA/25+
助力國營二十余載，一站式BOM配單
EP3SE110F1152C4
5000
NA/24+
優(yōu)勢渠道現(xiàn)貨,提供一站式配單服務(wù)
EP3SE110F1152C4
5000
1152FBGA/23+
原裝現(xiàn)貨
EP3SE110F1152C4
9000
1152FBGA/2024+
原廠渠道，現(xiàn)貨配單
EP3SE110F1152C4
8700
NA/2023+
原裝現(xiàn)貨
EP3SE110F1152C4
8650
-/25+23+
原裝渠道優(yōu)勢商全新進(jìn)口深圳現(xiàn)貨原盒原包
EP3SE110F1152C4
45000
BGA/1808+
原裝正品,亞太區(qū)電子元器件分銷商
EP3SE110F1152C4
25000
BGA/22+
官網(wǎng)可查icscjh.com
歷史最低報(bào)價(jià)：￥0.0000 歷史最高報(bào)價(jià)：￥0.0000 歷史平均報(bào)價(jià)：￥0.0000
要求，還可實(shí)現(xiàn)監(jiān)視信道內(nèi)信號的全概率截獲。 數(shù)字信道化過程是寬帶數(shù)字接收機(jī)的核心，目前廣泛采用基于多相濾波的數(shù)字信道化結(jié)構(gòu)。這種結(jié)構(gòu)先用高速的模數(shù)轉(zhuǎn)換器（a／d）進(jìn)行數(shù)據(jù)采樣，得到的高速數(shù)據(jù)流經(jīng)抽取降低數(shù)據(jù)速率后進(jìn)入多相濾波器組，該濾波器組是由一個原型濾波器調(diào)制到多個支路?，F(xiàn)場可編程門陣列（fpga）中豐富的乘法器、鎖存器及數(shù)字信號處理算法ip核等資源，可以非常靈活地實(shí)現(xiàn)寬帶數(shù)字信道化接收處理算法。本文采用基于多相濾波器的結(jié)構(gòu)實(shí)現(xiàn)了一種高效高速的寬帶數(shù)字信道化接收機(jī)，并在altera公司的ep3se110f1152c4上綜合實(shí)現(xiàn)，輸出載頻、相位信息。 1 信道化接收機(jī)的基礎(chǔ)理論 1.1 信道劃分 為建立實(shí)信號多信道接收機(jī)的數(shù)學(xué)模型，首先，對實(shí)信號的數(shù)字譜作如下信道劃分： 式（1）中，ωk為第k信道的歸一化中心角頻率；k為劃分信道數(shù)。圖1給出對應(yīng)k=8時，實(shí)信道的頻譜分配情況。需要指出的是由于實(shí)信號的頻譜是對稱的，所以只有4個獨(dú)立的信道。 圖1 實(shí)信號的信道劃分示意圖 采用上述方法進(jìn)行信道劃分有些頻點(diǎn)無法識別，為確保整個覆蓋帶寬內(nèi)無盲區(qū)，信道的劃分選擇相鄰信道50％交疊，
ash芯片構(gòu)成存儲陣列，采用cpci接口實(shí)現(xiàn)數(shù)據(jù)的高速率存儲。flash存儲陣列分為16組，每組4片，每組flash芯片共用數(shù)據(jù)和控制總線。該存儲器的硬件結(jié)構(gòu)圖，如圖1所示。 存儲板上的存儲芯片用的是samsung公司的高速大容量固態(tài)存儲芯片k9w8g08u1 m nand flash memory，其容量為1 g×8 bit，分為8 192個塊，每個塊又分為64頁，1頁有(2 k+64)byte，其中一頁有64 bit的空閑區(qū)。存儲板上的控制芯片是ahera公司的高端fpga芯片ep3se110f1152c4，它負(fù)責(zé)數(shù)據(jù)的緩沖和整個存儲器的時序控制，并負(fù)責(zé)以頁為單位生成校驗(yàn)碼，并把校驗(yàn)碼存人到頁的空閑區(qū)內(nèi)。下面以1頁2 048 bit為單位介紹校驗(yàn)碼的生成以及校驗(yàn)流程。 2 egg算法分析及校驗(yàn)流程 2．1 egg校驗(yàn)碼生成規(guī)則 flash在讀寫數(shù)據(jù)的時候是以頁為單位進(jìn)行的，一頁有2 048個數(shù)據(jù)，所以可以以2 048 bit為單位生成校驗(yàn)碼。每個數(shù)據(jù)有8位信息組成，可以把這2 048個數(shù)據(jù)看成2 048×8的矩陣，這樣就可以分別生成行校驗(yàn)碼和列校驗(yàn)碼來分別校驗(yàn)。ecc校驗(yàn)中，每2
聯(lián)系人：
聯(lián)系方式：
