DBIN
2000
-/25+
只做原裝,支持賬期,提供一站式配單服務(wù)
DBIN
65286
-/21+
全新原裝現(xiàn)貨,長(zhǎng)期供應(yīng),免費(fèi)送樣
DBIN
52300
2019+/-
譽(yù)輝天成,只做原裝正品
DBIN
80000
-/23+
原裝現(xiàn)貨
DBIN
80000
-/23+
原裝現(xiàn)貨
DBIN
3588
-/-
原裝 部分現(xiàn)貨量大期貨
DBIN
41101
-/-
大量現(xiàn)貨,提供一站式配單服務(wù)
偏移電阻的阻值匹配。 3.4 放大電路設(shè)計(jì)放大電路主要是對(duì)ad7226輸出的雙極性電壓信號(hào)幅值進(jìn)行處理,以達(dá)到使用的要求。放大電路的輸入極增加一個(gè)一階低通濾波器,以防止d/a輸出的高頻成分干擾;采用低頻運(yùn)放作為射隨器以提高輸入阻抗。放大電路部分如圖7所示。 四 信號(hào)發(fā)生器的軟件設(shè)計(jì) 4.1 信號(hào)編碼以產(chǎn)生 為例,來說明如何對(duì)信號(hào)進(jìn)行編碼。ad7226的每一個(gè)通道都能單獨(dú)的配置成雙極性輸出,參考圖6,以7226的通道a為例, 可以得到輸出表達(dá)式: 如果取r1=r2,則有: 其中da=dbin /256,其分子部dbin就是鎖存器a中鎖存的數(shù)字量,也就是偏移二進(jìn)制碼。由于d/a輸出雙極性電壓的范圍是-vref ~vref(127/128),所以要把uj1放大vref倍,即對(duì)vrefuj1進(jìn)行編碼,然后通過放大電路處理,得到最終需要的uj1。這樣就有: 則: 在這里要注意 的取值范圍是-1~ ,而不是-1~+1。取整時(shí)要按照四舍五入的原則以減少誤差,表1是雙極性輸出時(shí)二進(jìn)制編碼表以及對(duì)應(yīng)模擬輸出電壓。 表 1 雙極性輸出偏移二進(jìn)制碼表 4.2 軟件設(shè)計(jì)軟件的任務(wù)是根據(jù)上位機(jī)的指
lex 10k系列,epf10k10lc84-3。 信號(hào)功能說明見表3。表3 仿真信號(hào)說明信號(hào)名稱功 能 說 明clk模擬cpu時(shí)鐘,在該仿真中設(shè)定時(shí)鐘頻率為10mhzwrite模擬cpu發(fā)出的寫信號(hào)read模擬cpu發(fā)出的讀信號(hào)memw由edac電路發(fā)出的內(nèi)存寫信號(hào),主要用于數(shù)據(jù)糾正后的回寫high恒為高電平,提供芯片使能信號(hào)intedac電路檢測(cè)到兩個(gè)以上錯(cuò)誤時(shí)發(fā)出的中斷請(qǐng)求信號(hào)erredac檢測(cè)到錯(cuò)誤時(shí)發(fā)出的信號(hào),構(gòu)校驗(yàn)位產(chǎn)生一位錯(cuò)誤時(shí)不產(chǎn)生該信號(hào)cbin[5..0]6位校驗(yàn)位輸入dbin[15..016位數(shù)據(jù)位輸入cbout[5..0寫周期時(shí)作校驗(yàn)輸出,讀周期時(shí)輸出為伴隨式sdbout[15..016位數(shù)據(jù)位輸出(1)寫周期的仿真 圖2所示仿真圖中,275~500 ns仿真了一個(gè)寫周期,數(shù)據(jù)輸入是aa55,而校驗(yàn)位輸出是00,通過驗(yàn)證是符合上面的設(shè)計(jì)邏輯的。(2)讀周期的仿真在讀周期的仿真中,我們模擬了以下四種情況。① 正確的讀周期:出現(xiàn)在650~975ns,校驗(yàn)位、數(shù)據(jù)位都是正確值。② 數(shù)據(jù)位出現(xiàn)一位錯(cuò)誤:圖2中1.25~1.65 μs模擬了數(shù)據(jù)位產(chǎn)生一位錯(cuò)誤的情況。數(shù)據(jù)正
DBL2009 DBL2054 DBL2056 DBL494 DBL567 DB-LQFP48-LPC2103 DB-PLCC44-LPC952 DB-PLCC44-SKT DB-TSSOP-LPC922 DC12V
相關(guān)搜索: