-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號
-
- 維庫官方抖音
-
- 微信頭條號
-
- |
- |
- |
- |
CLC001
65286
-/21+
全新原裝現(xiàn)貨，長期供應(yīng)，免費送樣
CLC001
258200
SOP/2021
-
CLC001
3000
SOP/N/A
原裝正品熱賣，價格優(yōu)勢
CLC001
8700
SOP/2023+
原裝現(xiàn)貨
CLC001
5000
SOP/24+
優(yōu)勢渠道現(xiàn)貨,提供一站式配單服務(wù)
CLC001
5000
SOP/14+/15+
原裝，配單能手
CLC001
2000
SOP/25+
只做原裝，支持賬期，提供一站式配單服務(wù)
CLC001
60701
SOP/24+
深圳原裝現(xiàn)貨，可看貨可提供拍照
CLC001
5000
SOP/14+/15+
原裝正品，配單能手
CLC001
1656
SOP8/1932+
一手渠道 假一罰十 原包裝常備現(xiàn)貨林R Q2280193667
CLC001
1854
SOP8/21+
13年行業(yè)經(jīng)驗原裝訂貨自營庫存
CLC001
1
-/SOP8
-
CLC001
10000
SOP/25+
提供一站式配單服務(wù)
CLC001
25850
SOP/16+
原裝現(xiàn)貨長期供應(yīng)
CLC001
18900
SOP/2020+
原裝進(jìn)口現(xiàn)貨，假一賠十，價格優(yōu)勢
CLC001
5000
SOP/23+
優(yōu)勢產(chǎn)品大量庫存原裝現(xiàn)貨
CLC001
50000
SOP/24/25+
10年連接-100%原裝-1000年初心
CLC001
9200
SOP/23+
只做原裝更多數(shù)量在途訂單
CLC001
5000
A/N/22+
一站式配單，只做原裝
CLC001
Serial Digital Cable Driver with Adj...
NSC
CLC001PDF下載
CLC001
Serial Digital Cable Driver with Adj...
NSC [National Semiconductor]
CLC001PDF下載
CLC001_06
National Semiconductor [Serial Digi...
NSC
CLC001_06PDF下載
CLC001AJE
Serial Digital Cable Driver with Adj...
NSC
CLC001AJEPDF下載
CLC001AJE
Serial Digital Cable Driver with Adj...
NSC [National Semiconductor]
CLC001AJEPDF下載
CLC001AJE/NOPB
1/0 Driver LVDS 8-SOIC
CLC001AJE/NOPBPDF下載
傳輸速率較高，無法直接采用傳送位時鐘信號和幀同步脈沖來保證系統(tǒng)同步。本系統(tǒng)采取接收端從接收數(shù)據(jù)中恢復(fù)時鐘信號的方法簡化系統(tǒng)設(shè)計方案。 系統(tǒng)整體設(shè)計框圖如圖1 所示，整個系統(tǒng)的核心模塊包括了8b/10b 編碼、cdr（時鐘恢復(fù)）、并-串/串-并轉(zhuǎn)換模塊、lvds 接口電路、電纜驅(qū)動器（cable driver）和電纜均衡器（cable equalizer）等。數(shù)據(jù)在發(fā)送端的fpga 內(nèi)經(jīng)過8b/10b 編碼，并-串轉(zhuǎn)換經(jīng)lvds 模式的i/o 端口轉(zhuǎn)化為lvds 信號，然后經(jīng)過線路驅(qū)動器芯片clc001 預(yù)加重后，通過utp-5 雙絞線傳出數(shù)據(jù)。接收端收到的信號經(jīng)過均衡器芯片lmh0074sq 均衡后進(jìn)入fpga，在接收端fpga 內(nèi)，數(shù)據(jù)先經(jīng)過cdr 模塊提取時鐘信號，然后字對齊后經(jīng)過串-并轉(zhuǎn)換產(chǎn)生并行數(shù)據(jù)流，最后經(jīng)過8b/10b 解碼模塊得到傳輸數(shù)據(jù)。 整個系統(tǒng)除電纜驅(qū)動器和電纜均衡器采用專用芯片外其它功能均在fpga內(nèi)部實現(xiàn)，從而極大的減小了系統(tǒng)的復(fù)雜度和pcb 板的面積。 圖1 系統(tǒng)整體框圖 2.fpga 關(guān)鍵模塊設(shè)計 fpga 作為系統(tǒng)的核心芯片，根據(jù)系統(tǒng)整體
積所需的物理空間。lvds解決方案為設(shè)計人員解決高速i/o接口問題提供了新選擇。lvds為當(dāng)今和未來的高帶寬數(shù)據(jù)傳輸應(yīng)用提供毫瓦每千兆位的方案。 系統(tǒng)整體設(shè)計框圖如圖1所示，系統(tǒng)的核心模塊包括了8 b/10 b編碼、cdr（時鐘恢復(fù)）、并-串/串-并轉(zhuǎn)換模塊、lvds接口電路、電纜驅(qū)動器（cable driver）和電纜均衡器（cable equalizer）等。數(shù)據(jù)在發(fā)送端的fpga內(nèi)經(jīng)過8 b/10 b編碼，并-串轉(zhuǎn)換經(jīng)lvds模式的i/o端口轉(zhuǎn)化為lvds信號，然后經(jīng)過線路驅(qū)動器芯片clc001預(yù)加重后，通過utp-5雙絞線傳出數(shù)據(jù)。接收端收到的信號經(jīng)過均衡器芯片lmh0074sq均衡后進(jìn)入fpga，在接收端fpga內(nèi)，數(shù)據(jù)先經(jīng)過cdr模塊提取時鐘信號，然后字對齊后經(jīng)過串-并轉(zhuǎn)換產(chǎn)生并行數(shù)據(jù)流，最后經(jīng)過8 b/10 b解碼模塊得到傳輸數(shù)據(jù)。 2 fpga關(guān)鍵模塊設(shè)計 2.1 信道編解碼模塊 fpga（field－programmable gate array），即現(xiàn)場可編程門陣列，它是在pal、gal、cpld等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（as
器放置。lvds接收器可以承受1 v的驅(qū)動器與接收器間對接地的電壓差。由于lvds驅(qū)動器典型的偏置電壓為1．2 v，所以其電壓差驅(qū)動器典型的偏置電壓以及輕度耦合噪聲之和范圍為0．2～2．2 v。建議接收器的輸入電壓范圍為0～2．4 v。 3 總體設(shè)計方案 系統(tǒng)設(shè)計要求傳輸速度應(yīng)在1~16 mb／s自動適應(yīng)，傳輸距離不小于300 m，且必須與其他系統(tǒng)電磁隔離，避免電磁干擾。因此，該系統(tǒng)設(shè)計采用集成的lvds接口器件ds92lvl021，其數(shù)據(jù)傳輸速度是1*0 mb／s，10位數(shù)據(jù)位。而clc001，clc012為專用長線電纜驅(qū)動器，與光模塊相結(jié)合可將傳輸距離擴(kuò)展2 km，且外部電路簡單，功耗低。fpga選用spartan一2系列器件，其最高工作速度為200 mhz，邏輯宏單元豐富，滿足系統(tǒng)設(shè)計要求。因此，該系統(tǒng)設(shè)計選用lvds接口器件實現(xiàn)lvds長線傳輸，而記錄器、測試臺和lvds器件接口的時序匹配則選用fpga實現(xiàn)。 圖1為系統(tǒng)設(shè)計的框圖，測試臺發(fā)送的state、ctll、ctl2等狀態(tài)及控制信號傳送至記錄器，并將記錄器發(fā)送的數(shù)據(jù)及同步時鐘傳送至地面測試臺。其中，記錄器、lvds
到靜態(tài)存儲器中的數(shù)據(jù)的正確性，上位機(jī)可以通過pci express接口將地面控制臺ram中的數(shù)據(jù)寫到fifo2存儲器當(dāng)中，讀取其中的數(shù)據(jù)并進(jìn)而對該數(shù)據(jù)進(jìn)行判讀以驗證信號源數(shù)據(jù)的正確性。 2 硬件設(shè)計 2.1 差分傳輸 低壓差分傳送技術(shù)是基于低壓差分信號lvds的傳送技術(shù)，其主要特點是抗干擾能力強(qiáng)、傳輸速率高、低功耗、噪聲性能好。 傳輸卡接收lvds數(shù)據(jù)時，考慮到在遠(yuǎn)距離的數(shù)據(jù)傳輸過程中會遇到一系列的干擾而導(dǎo)致信號的衰減，在接收端設(shè)計了clc014驅(qū)動芯片，發(fā)送端設(shè)計了clc001驅(qū)動芯片，其作用是把傳輸來的信號增強(qiáng)。clc001與clc014是配芯片,在設(shè)計中要一起使用才能夠起到對長距離傳輸時信號衰減的恢復(fù)。串并/并串轉(zhuǎn)換電路中采用lvds ds92lv1801芯片，它是一款18位的串并/并串轉(zhuǎn)換芯片，實現(xiàn)16位數(shù)據(jù)傳輸。 2.2 pci express接口設(shè)計 pci express總線接口的設(shè)計方法大體有兩種:使用可實現(xiàn)pci express物理接口的可編程邏輯器件fpga或使用專用接口芯片。前者的優(yōu)點是其靈活的可編程性,缺點是開發(fā)難度比較大,開發(fā)周期
路，電纜的長度便可最多到數(shù)百米。采用lvds接口芯片的系統(tǒng)如果必須進(jìn)行長距離的數(shù)據(jù)傳送，便應(yīng)采用專為驅(qū)動較長電纜而設(shè)的芯片，并將之搭配lvds芯片一起使用，以便互相支持。圖2所示的通信通道采用10位的lvds串行/解串器，以及串行數(shù)字接口電纜驅(qū)動器/均衡器芯片組，驅(qū)動經(jīng)同軸電纜傳送的信號。 這條傳輸通道采用美國國家半導(dǎo)體10位的串行/解串器(可以有很多選擇，國家半導(dǎo)體推出了10位/16位/18位的serdes，maxim也推出了自己的這類產(chǎn)品)以及串行數(shù)字接口電纜驅(qū)動器/均衡器芯片組(比如clc001和clc012，現(xiàn)在國家半導(dǎo)體又推出了一系列這類產(chǎn)品，如clc005和clc014，性能有了很大提高)。這組串行/解串器可以縮小連接器及電纜的體積，有助降低系統(tǒng)成本。此外，串行/解串器還可充分利用低電壓差分信號傳輸?shù)膬?yōu)點，例如卓越的抗噪聲干擾能力、低功率操作、低電磁干擾以及簡單的終端設(shè)計。 在利用10位的lvds串行/解串器以及串行數(shù)字接口電纜驅(qū)動器/均衡器芯片組驅(qū)動，經(jīng)由雙絞線電纜傳送的信號的例子中，除了采用的電纜有所不同之外，這條通道與圖2所示的通道只有一個區(qū)別，就是r1～r6的電阻值
輸出可凋振幅：差分輸入和輸出：接受LVPECI或LVDS輸入擺幅；低功耗；單＋3.3V供電
聯(lián)系人：
聯(lián)系方式：
