高精度的實(shí)時(shí)時(shí)間芯片X1288的原理及應(yīng)用

10 -6的調(diào)節(jié)。模擬微調(diào)寄存器（atr）共有atr5～atr0的6個(gè)模擬微調(diào)位，用于調(diào)節(jié)芯片內(nèi)加載電容的大小。加載電容的大小為3.25pf～18.75pf。內(nèi)部電容大小的計(jì)算公式如下：catr=（atr value×0.25pf）+11.0pf典型可調(diào)節(jié)的晶振頻率范圍上下偏差為+116×10 -6～-37×10 -6。兩個(gè)微調(diào)寄存器相結(jié)合，最大可調(diào)節(jié)+146×10 -6，實(shí)現(xiàn)高精度的定時(shí)微調(diào)。圖33 應(yīng)用3．1 x1288與cpu連接的原理圖x1288與89c92的連接比較簡單，如圖3所示。有點(diǎn)要注意的是，在scl、sda和reset引腳要接上拉電阻。3．2 為實(shí)現(xiàn)高精度定時(shí)的pcb設(shè)計(jì)由于x1288的晶振輸入引腳x1的輸入阻抗非常高，會(huì)從電路板上的其它電路中拾取高頻信號(hào)；同時(shí)，輸入引腳x2接晶振的另外一個(gè)引腳，它也是一個(gè)敏感節(jié)點(diǎn)。另外，高頻的噪聲信號(hào)能夠從兩個(gè)節(jié)點(diǎn)注入晶振電路，產(chǎn)生雙倍的時(shí)鐘或雜亂的時(shí)鐘信號(hào)，嚴(yán)重影響定時(shí)器的精確定。因此，需要小心設(shè)計(jì)的電路的布線，以避免哭聲信號(hào)的拾取。在設(shè)計(jì)中，連接到x1、x2的晶振引腳要盡可能的短，而且最好在晶振周圍