74系列芯片資料

ttl 門使能輸入三態(tài)輸出六同相線驅(qū)動(dòng)器74ls366 ttl 門使能輸入三態(tài)輸出六反相線驅(qū)動(dòng)器74ls367 ttl 4/2線使能輸入三態(tài)六同相線驅(qū)動(dòng)器74ls368 ttl 4/2線使能輸入三態(tài)六反相線驅(qū)動(dòng)器74ls37 ttl 開(kāi)路輸出2輸入端四與非緩沖器74ls373 ttl 三態(tài)同相八d鎖存器74ls374 ttl 三態(tài)反相八d鎖存器74ls375 ttl 4位雙穩(wěn)態(tài)鎖存器74ls377 ttl 單邊輸出公共使能八d鎖存器74ls378 ttl 單邊輸出公共使能六d鎖存器74ls379 ttl 雙邊輸出公共使能四d鎖存器74ls38 ttl 開(kāi)路輸出2輸入端四與非緩沖器74ls380 ttl 多功能八進(jìn)制寄存器74ls39 ttl 開(kāi)路輸出2輸入端四與非緩沖器74ls390 ttl 雙十進(jìn)制計(jì)數(shù)器74ls393 ttl 雙四位二進(jìn)制計(jì)數(shù)器74ls40 ttl 4輸入端雙與非緩沖器74ls42 ttl bcd—十進(jìn)制代碼轉(zhuǎn)換器74ls352 ttl 雙4選1數(shù)據(jù)

基于DSP 的PCI 通用運(yùn)動(dòng)控制卡的硬件設(shè)計(jì)

路輸出，其中一路如圖4 中虛線框(1)所示，其余兩路與此類似。xd0~xd7為dsp 的低八位數(shù)據(jù)線，lm628 所需的32 位數(shù)據(jù)由其經(jīng)總線驅(qū)動(dòng)芯片sn74lvc4245 分四個(gè)寫周期寫入。dsp 經(jīng)cs-1 選通lm628 后，再結(jié)合x(chóng)a0 就可實(shí)現(xiàn)對(duì)其讀寫。為了提高控制精度，這里采用12 位輸出模式，即在每一個(gè)采樣周期，lm628 的18~23 腳輸出兩個(gè)周期，前一個(gè)輸出低6 位數(shù)據(jù)，后一個(gè)輸出高6 位數(shù)據(jù)。為了讓12 位數(shù)據(jù)能同時(shí)輸入到后續(xù)的dac芯片中，這里采用了一片6 位數(shù)據(jù)鎖存器74ls378。當(dāng)lm628 輸出低6 位時(shí)，da0 是輸入觸發(fā)器的時(shí)鐘信號(hào)，da1 是觸發(fā)器的允許信號(hào)，此時(shí)，鎖存器的g 端為高，數(shù)據(jù)鎖存，接著lm628 輸出高6 位數(shù)據(jù)，此時(shí)da0 是給dac 芯片的寫信號(hào)，da1 是片選信號(hào)，鎖存器的g 端為低，數(shù)據(jù)不鎖存。這樣便從8 位輸出合成了12 位的dac 輸入信號(hào)dac0~dac11。 圖 4 運(yùn)動(dòng)控制卡的一路實(shí)現(xiàn)原理圖 2.4 數(shù)/模轉(zhuǎn)換和放大電路 如圖 4 中虛線框(2)所示，dac 參考電壓vref 由maxim 公司的max

基于Proteus的遠(yuǎn)程抄表系統(tǒng)設(shè)計(jì)與仿真

包括cpu、外圍存儲(chǔ)模塊和數(shù)據(jù)上傳/下載模塊，其結(jié)構(gòu)如圖3所示。本設(shè)計(jì)中，cpu選用的是at89c51；外圍存儲(chǔ)模塊選用了串行e2prom的24c02芯片，它是基于i2c-bus 的存儲(chǔ)器件，遵循二線制協(xié)議，具有接口方便、體積小、數(shù)據(jù)掉電不揮發(fā)等特點(diǎn)，在儀器儀表及工業(yè)自動(dòng)化控制中得到大量的應(yīng)用。系統(tǒng)設(shè)計(jì)采用了脈沖抄表的原理，四表都是脈沖式的數(shù)字表，主要由霍爾傳感器組成。數(shù)字表內(nèi)的感應(yīng)器每旋轉(zhuǎn)一周，發(fā)出一個(gè)脈沖，使耗費(fèi)量和脈沖數(shù)成正比，可根據(jù)脈沖數(shù)來(lái)確定用量的具體值。采集模塊主要由uln2003、74ls378、7411、cd40174等四個(gè)芯片組成，最多可采集6路數(shù)據(jù)，由于本設(shè)計(jì)中只采集四表數(shù)據(jù)，所以有兩路懸空未用。 圖3 集控器的硬件電路 cd40174芯片的q0～q3分別接至at89c51的p1.0～p1.3。同時(shí)，7411芯片產(chǎn)生的負(fù)脈沖信號(hào)送至單片機(jī)的int0，以便有智能終端脈沖產(chǎn)生時(shí)，使cpu能產(chǎn)生中斷，進(jìn)行采集。對(duì)p1.0～p1.3進(jìn)行循環(huán)查詢，則可知采集的脈沖數(shù)來(lái)自哪個(gè)數(shù)字表，采集程序流程如圖4所示。 圖4 采集程序流程圖 系統(tǒng)軟件系統(tǒng)設(shè)計(jì)

集成觸發(fā)器和鎖存器

來(lái)時(shí)，若d＝ i，則觸發(fā)器置1；若d＝0，則觸發(fā)器置0，d觸發(fā)器的特性方程為 d觸發(fā)器的狀態(tài)表見(jiàn)表3 圖3 d觸發(fā)器的邏輯符 圖3 d觸發(fā)器的邏輯符 圖3所示的d觸發(fā)器是上升沿觸發(fā)的，也有下降沿觸發(fā)的d觸發(fā)器。d觸發(fā)器的種類很多，有六上升沿d觸發(fā) 器74ls174、八d觸發(fā)器74ls273、六d觸發(fā)器74ls378等，下面介紹八d觸發(fā)器74ls273及其應(yīng)用電路。 （2）八d觸發(fā)器74ls273 74ls273是具有復(fù)位功能、上升沿觸發(fā)的8位數(shù)據(jù)鎖存器，18個(gè)引腳。其功能表見(jiàn)表4，由表可知，當(dāng)rd＝ 0時(shí)，不論cp，d如何變化，觸發(fā)器可實(shí)現(xiàn)異步清零，即觸發(fā)器為“0”態(tài)。當(dāng)rd＝1時(shí)，只有在cp脈沖上升 沿到來(lái)時(shí)，根據(jù)d端的取值決定觸發(fā)器的狀態(tài)，如無(wú)cp脈沖上升沿到來(lái)，無(wú)論有無(wú)輸人數(shù)據(jù)信號(hào)，觸發(fā)器 保持原狀態(tài)不變。74ls273的引腳圖和所組成的8路數(shù)顯搶答器如圖4所示。 該搶答器能實(shí)現(xiàn)優(yōu)

74系列數(shù)字電路74LS378,74F378六D觸發(fā)器

  來(lái)源:

74LS378