基于CPLD的120MHz高速A／D采集卡的設計

～7以及地址信號adr0～16。其中兩片sram的地址信號共用。為了節(jié)省epm7128s的i／o口線，可將61128－15的片選線接地。 qa信號為外觸發(fā)a／d轉換控制信號。 在本文所介紹的a／d數(shù)據(jù)采集卡中，負延遲觸發(fā)存貯深度為2k字節(jié)。上電復位后， 89c51向epm7128s發(fā)一個a／d啟動信號時，epm7128s也會發(fā)一個ds同步脈沖給ad9054，在四個時鐘后，epm7128s輸出we 信號有效，同時將ad9054輸出的雙8位數(shù)據(jù)信號以60mhz的頻率經鎖存處理后送往sram，每鎖存ad9054數(shù)據(jù)一次（2字節(jié)）將地址 adr0～13加1。當?shù)刂窞?ff時（即1k），清地址計數(shù)器以使其為零。此后，地址計數(shù)器仍以60mhz的頻率加1計數(shù)，而鎖存器仍以60mhz的頻率鎖存雙8位數(shù)據(jù)并寫入sram。當?shù)刂窞?ff時再一次清零，在外觸發(fā)信號qa到來之前，cpld就這樣控制著整個電路以使其在2k字節(jié)存貯深度內作超前循環(huán)采集。當某一時刻的qa信號到來時，cpld首先將此時的地址信號的前10位adr0～9鎖存，隨后將地址計數(shù)器置為400h，而后地址計

淺談示波器的十個問題和十個答案

擴展了工作能力，早期產品的取樣率低、存在較大死區(qū)時間、屏幕刷新率低等不足得到較大改善，以前難以觀察的調制信號、通訊眼圖、視頻信號等復合信號越來越容易觀察。數(shù)字示波器可以對數(shù)據(jù)進行運算和分析，特別適合于捕獲復雜動態(tài)信號中產生的全部細節(jié)和異?，F(xiàn)象，因而在科學研究、工業(yè)生產中得到了廣泛的應用。為了讓示波器工作在合格的狀態(tài)，對示波器定期、快速、全面的檢定，保證其量值溯源，是擺在測試工程師面前的一項緊迫任務。 問題1:每臺示波器都有一個頻率范圍，比如10m、60m、100m……，我手頭用的示波器標稱為60mhz,是不是可以理解為它最大可以測到60mhz?可我用它測4.1943mhz的方波時都測不到，這是什么原因？ 答：60mhz帶寬示波器，并不意味著可以很好地測量60mhz的信號。根據(jù)示波器帶寬的定義，若輸入峰峰值為1v的60mhz正弦波到60mhz帶寬示波器上，您在示波器上將看到0.707v的信號（30%幅值測量誤差）。如果測試方波，選擇示波器的參考標準應是信號上升時間，示波器帶寬=0.35/ 信號上升時間×3,此時您的上升時間測量誤差為5.4%左右。 示波器的探頭帶寬也很重要，若使用的示波

IEEE 802.11a數(shù)字基帶處理器的并行流水結構設計

化了芯片設計。 從圖1可以看到，在發(fā)射單元，擾碼模塊、卷積模塊和交織映射模塊共同組成了編碼過程，ifft變換模塊組成了變換過程，加保護間隔、成形濾波器和數(shù)字上變頻組成了輸出過程；在接收單元，下變頻模塊、匹配濾波模塊和去除保護間隔構成了輸入過程，fft變換模塊構成了變換過程，而解映射、解交織、維特比譯碼和解擾模塊共同構成了解碼過程。這些過程運算耗時相差不大，有利于進行并行流水結構設計。為了提高數(shù)據(jù)吞吐量，卷積、交織、解交織和解卷積都以2bits并行方式進行工作。 芯片內共有兩個全局時鐘，頻率為60mhz和40mhz。phy-rf接口、輸出過程和輸入過程工作在40mhz，phy-mac接口、編碼過程、解碼過程和變換過程工作在60mhz。 3． 并行流水結構設計 采用并行流水結構設計，需要將算法分割為若干級（level），而流水結構的每個階段（stage）則對應于算法的每一級（level）[2]。針對本系統(tǒng)設計的要求，我們將發(fā)射單元和接收單元分別進行算法分級，依此設計相應的并行流水結構。 3.1 發(fā)射單元流水結構 發(fā)射單元須保證輸出過程的連續(xù)性。以每個ofdm符號以20mhz的速率輸出8

測量快速時鐘的低成本方法

你可以使用一個并不昂貴的數(shù)字測試儀來測量高達數(shù)百兆赫茲的頻率。 當需要測量一個高速時鐘信號頻率的時候，你也許會尋找一個昂貴的機架固定式盒狀裝置來完成這一任務。但如果不是針對非常高的頻率，你可以嘗試使用廉價的數(shù)字測試儀的數(shù)字采樣能力，配合上一些dsp函數(shù)庫來完成同樣的目標。本文就教你怎樣做到這一點。 被曲解的奈奎斯特(nyquist)理論 現(xiàn)有的采樣理論使絕大多數(shù)人相信，你的采樣頻率必須至少達到你希望測量的最高頻率的兩倍以上，這意味著如果你想要捕獲一個160mhz的時鐘，你的采樣頻率必須超過320mhz。但是，這并不是nyquist理論的真實含義。你僅僅在需要避免信號走樣的情況下才需要遵循這個規(guī)則。 如果你使用一個33.333mhz的采樣器來采樣一個160mhz的時鐘信號——例如nextest maverick公司的數(shù)字采樣設備（digital capture instrument，dci）——這個時鐘信號就會走樣——這意味著這個信號看起來就像另外一個更低頻率的信號。如果你不希望出現(xiàn)走樣，這是一個嚴重的問題；但是反過來，你也

高性能通訊系統(tǒng)中的數(shù)字到模擬轉換器（DAC）

n 封裝：max588x 系列為68 引腳而max5195 為48 引腳。無引線的qfn 封裝兼有小的外形尺寸(7mm x 7mm)和良好的熱、電性能。裸焊盤提供超低接地阻抗，進一步降低了輸出信號中的雜散信號。 其他應用 這些dac 還可以如何使用呢？我們再來考察一下使用了數(shù)字預失真技術的多載波umts應用。這種應用要求很高的動態(tài)性能和100mhz 的信號帶寬。有關雜散輻射的umts 摸板要求雜散成分在1mhz 的測量帶寬內不大于-58dbc。圖2 給出了在300msps 采樣速率和60mhz 單音輸出時的輸出頻譜。象max5888 這樣的器件在感興趣的100mhz 帶寬內具有充 足的余量(超出模板要求8db 以上)，為發(fā)送信號鏈路的各個環(huán)節(jié)留出了足夠的余量。擴頻信號可進一步減少雜散輸出，為設計指標提供更多余量。 圖2. max5888 的典型sfdr，圖示為60mhz 輸出頻率，100mhz 帶寬。 這種應用的另一個重要指標是鄰道功率比(acpr)。圖3 顯示了一個單載波umts 的譜響應，載波對準于60mhz。可以看到它與acpr 模板對于第一和第二相鄰

60MHZ晶體振蕩電路

相關元件PDF下載：

相關元件PDF下載：

• WCDMA BTS的低成本直接上變頻方案

  況下，提供帶有容限的載噪性能。本文將詳細介紹單載波及多載波wcdma bts中，對模擬正交調制器載噪比的相關技術要求。 在發(fā)射機系統(tǒng)中采用直接上變頻架構，通常被視為降低系統(tǒng)成本的方法，因為它可以降低系統(tǒng)復雜程度與組件數(shù)。圖1為wcdma直接上變頻架構的結構圖。與雙變頻發(fā)射機不同，直接上變頻無需中頻信號發(fā)生器、中頻合成器(pll/vco)、中頻－射頻混頻器以及saw濾波器。 wcdma 技術中對i/q調制器的主要性能要求是對載波偏移50mhz及60mhz下的acpr（鄰信道功率比）及噪聲性能的要求，其中對噪聲性能的要求最為嚴格。該噪聲性能需求由雜散發(fā)射的限制決定（不能超過此限制，請參見6.6.3.1.2 [1] 章節(jié)）。 雜散發(fā)射限值 雜散發(fā)射限值決定了載波的最大偏移量。最重要的相關參數(shù)是偏移量為50mhz(-25dbm)及60mhz(-30dbm 時的雜散發(fā)射。此時的測量帶寬為1mhz。表2是偏移量為60mhz的實例。在此偏移量為60mhz的例子中，單載波工作于最差的狀況（載波位于上限頻率2167.5mhz或下限頻率2112.5mhz

• 2SC系列三極管參數(shù)

  1a 40w2sc1051 si-n 150v 7a 60w 8mhz | 2sc1061 si-n 50v 3a 25w 8mhz=h1062sc1070 si-n 30v 20ma 900mhz | 2sc1080 si-n 110v 12a 100w 4mhz2sc109 si-n 50v 0.6a 0.6w | 2sc1096 si-n 40v 3a 10w 60mhz2sc1106 si-n 350v 2a 80w | 2sc1114 si-n 300v 4a 100w 10mhz2sc1115 si-n 140v 10a 100w 10mhz | 2sc1116 si-n 180v 10a 100w 10mhz2sc1161 si-p 160v 12a 120w | 2sc1162 si-n 35v 1.5a 10w 180mh

• 2SD系列三極管參數(shù)

  b>5k | 2sd2390 n-darl 160v 10a 100w 55mhz2sd2394 si-n 60v 3a 30w | 2sd2395 si-n 50v 3a 25w2sd2399 n-darl+d 80v 4a 30w b=1k- | 2sd2438 n-darl+d 160v 8a 70w b>5k2sd2493 n-darl 110v 6a 60w 60mhz | 2sd2498 si-n 1500v 6a 50w2sd2499 si-n+d 1500v 6a 50w | 2sd287 si-n 200v 10a 100w 8mhz2sd313 si-n 60v 3a 30w 8mhz | 2sd325 si-n 35v 1.5a 10w 8mhz2sd350 si-n 1500v 5a 22w |

• 凌力爾特推出LTC2158-14和LTC2153-14模數(shù)轉換器

  由于可用 adc 的性能事先受到限制，所以取決于采用 if 采樣還是 i/q 采樣 dpd 架構，發(fā)送帶寬限制到 20mhz 至 40mhz。為了對一個 20mhz 的發(fā)送帶寬進行線性化處理，用于執(zhí)行線性化算法的反饋環(huán)路必須獲取至 100mhz (發(fā)送帶寬的 5 倍) 的 5 階互調分量，因而需要一個最小采樣速率為 200msps (用于 if 采樣) 或 100msps (用于 i/q 采樣) 的 12 位 adc。由于移動用戶的數(shù)據(jù)需求日益增加，因此新一代基站要設計為實現(xiàn)高得多并可達 60mhz 的發(fā)送帶寬。為了實現(xiàn) 60mhz 發(fā)送帶寬的線性化，要求一個 adc 具 14 位最低分辨率以及最低采樣率為 300msps 的 i/q 采樣架構。此外，閉環(huán) dpd 算法要求反饋通路具有較短的延遲，以在功率放大器中實現(xiàn)更高的效率。 ltc2158-14 是市場上第一款利用 i/q 采樣實現(xiàn)高達 60mhz 發(fā)送帶寬線性化的雙通道、310msps adc，可提供僅為 5 個時鐘周期的短流水線延遲，以實現(xiàn)快速適應。單通道版本 ltc2153-14 非常適用于發(fā)送帶寬高達 30mhz 的 i

• Linear新推14位元310Msps雙組ADC

  射器可于1db壓縮點透過最高效率操作，其中功率放大器(pa)的響應是非線性的。 由于既有adc效能的預定限制，根據(jù) if 采樣或 i/q 采樣dpd 架構的建置與否，傳輸頻寬限定為20-40mhz。為線性化一個20mhz的傳輸頻寬，線性化算法的回授回路必須取至100mhz(5倍傳輸頻寬)的第五階互調乘積，而需要具備200msps最小采樣率的12位元adc 來進行if采樣，或100 msps的元件來進行i / q采樣。 由于行動用戶對于數(shù)據(jù)需求越來越高，因此新一代基地臺架構必須實現(xiàn)高達60mhz的更高傳輸頻寬。為線性化60mhz傳輸頻寬，則需要具備14位元最低分辨率的adc與300msps最低采樣率的i / q采樣架構。此外，閉路 dpd算法則要求回授路徑中更短的延遲，以達到更佳的pa效率。 ltc2158-14是市面上第一款能使用i/q采樣達到60mhz 傳輸頻寬線性化的雙組310msps adc，并能以僅5個時脈周期的短管線延遲來達到快速適應。單組版本元件ltc2153-14則是if采樣架構的理想選擇，其具備達30mhz的傳輸頻寬。 雙組ltc2158-14 可操作于單

60MHz電源增益測試電路

來源:panyueyingying

改良前置放大器

將廉價頻率計數(shù)器的低效輸入電路替換掉，確保計數(shù)準確，dc大于60mhz。電路產生輸入信號波形，p-p tel水平電壓為3.5v，同時提供所需的完美方波且降到最低頻率輸入信號。 來源:zhengpingping

由MC2831構成的無線電發(fā)射典型應用電路圖

mc2831無線電發(fā)射專用集成電路是美國摩托羅拉公司生產的無線電調頻（fm）發(fā)射專用器件。此器件與mc33xx系列無線電接收集成電路配合使用，可制成小型化、高性能、大功率的對講機、電話機以及無線電遙控等設備。 由mc2831構成的無線電發(fā)射典型應用電路 mc2831工作頻率為l4～60mhz；工作電壓3～8v；工作電流4ma(vcc=4v時)；對于話筒放大器，當?shù)?腳輸入電壓為lmv且f=1.0khz時，閉環(huán)增益為30db。輸入為30mv時，失真度為0.7%；內部導頻振蕩器觸發(fā)電壓(第7腳電壓)約為1.4v。 來源:海歐

全互補晶體管功放制作電路圖

沖驅動級，增設射隨器緩沖驅動級是現(xiàn)代ocl電路的主要特點之一，它主電壓放大級具有較高的負載阻抗，有穩(wěn)定而較高的增益。同時 它又為輸出級提供較低的輸出內阻，可加快對輸出管結電容cbe 的充電速度改善電路的瞬態(tài)特性和頻率特性。該級的工作電流也取得較大，一般為（10-20）ma，個別機型甚至高達100ma,與輸出級的靜態(tài)電流差不多，可使輸出級得到充分驅動。其發(fā)射極電阻采用了懸浮接法（不接中點），可迫使該級處于完全的甲類工作狀態(tài)，同時又為輸出級提供了偏置電壓。輸出級為傳統(tǒng)的互補ocl電路，采用了ft高達60mhz的三肯大功率互補對管c2922、a1216，靜態(tài)電流約為100ma。輸出端與輸入級反相輸入端接有環(huán)路負反饋網絡，并將電路增益設定為31倍。 來源:zhengwei

常用發(fā)射三級管資料

transceiver to-392n5109 3,5w 11db 15v 200mhz wintransceiver to-392n5421 3w 9db 13,5v 175mhz wintransceiver to-392n5913 2w 7db 12,5v 175mhz wintransceiver to-392n5943 1w 8db 15v 400mhz fm to-392sc730 0,8w 10db 13,5v 175mhz fm to-39 c b e2sc1096 10w 60mhz fm to-2202sc1173 10w 100mhz fm/am/ssb to-2202sc1306 16w 30mhz fm/am/ssb to-220 b c e2sc1307 16w 12db 12v 30mhz fm/am/ssb to-220 b c e2sc1590 5w 10db 12,5v 136-174mhz fm to-220 b e c2sc1591 14w 7,5db 12,5v 136-174mhz fm to-220 b e c2sc1678 5w 3

PLX 現(xiàn)在推出了 PCI 9030 SMARTarget I/O 加速器。

plx 現(xiàn)在推出了 pci 9030 smartarget i/o 加速器。smartarget technology性能特性符合 pci v2.2 規(guī)范的 32 位 33mhz 目標接口芯片，使 pci 突發(fā)傳輸速度高達 132 兆字節(jié)/秒。 高達 60mhz 的局域總線操作使突發(fā)傳輸速度高達 240 兆字節(jié)/秒 pci 目標預讀取模式 pci 目標可編程突發(fā)模式 pci 目標寫延遲 上傳存儲器寫入 靈活特性可編程 32 位局域總線操作，高達 60mhz 支持 5 個 pci 到局域地址空間 九個可編程 gpio 四個可編程芯片選擇 支持 compactpci 熱交換 big/little endian 編碼轉換 中斷生成器 pci 1.1 版電源管理 3.3v，5v 容錯 pci 信號傳輸 180 針 mbga 或 176 針 pqfp 中的 3.3v cmos 設備 jtag smartarget™ i/o 加速器隨著 pci 在當前復雜系統(tǒng)中不斷地演化，plx 亦不斷地向市場提供領先的高性能 32 位 pci 解決方案?；谶@一良好傳統(tǒng)，plx 現(xiàn)在推出了 pci 9

21XX的指令周期能否這樣理解？

21xx的指令周期能否這樣理解？紅皮書中說“如果主時鐘在40～60mhz，mam取指周期建議設置3個處理器時鐘”是否能夠這樣理解：如果我的系統(tǒng)跑在60mhz，mam取指周期設置成3，按照3級流水線來計算，則取指占用3個機器周期，譯碼占用1個，執(zhí)行占用1個。整個下來是5個機器周期而不是3個。也就是說，我60mhz和20mhz（mam取指周期設置成1)比較,如果同一個程序比較，運行時間不是60：20＝3：1，而是(60/5):(20/3)=9:5.不知道是否是這樣？

RTL-RTX重要的文件,這個是用在LPC2000上的.

<i> 定義rtx系統(tǒng)時鐘使用的定時器.// <i> 默認使用定時器: timer 0#ifndef os_timer #define os_timer 1#endif// <o> os_clock: 定時時鐘的值 [hz] <1-1000000000>// <i> 系統(tǒng)時鐘以當前定義的工作頻率計時.// <i> 默認時鐘工作頻率(實際是芯片的晶振頻率): 15000000 (15mhz at 60mhz.html">60mhz cclk and vpbdiv = 4)// <i> 這個不大妙,我使用的是12mhz at 60mhz cclk and vpbdiv = 1 and 48mhz usbclk,要改startup.s#ifndef os_clock #define os_clock 15000000#endif// <o> os_tick: 定時器節(jié)拍值 [us] <1-1000000>// <i> 為所選定的定

請問2104 spi速度問題！

請問2104 spi速度問題！假如用10mhz晶振，內部倍頻到60mhz工作，那么spi的速率是10m的1/8還是60mhz的1/8呢？

請問一下2138在那個頻率下的工作最穩(wěn)定？

60mhz一下都很穩(wěn)定60mhz以上沒試過。你的mam和pll是怎樣設置的？